amateurreihe

electronica



Claus Kühnel

232

AD- und DA-Umsetzer für den Amateur

electronica · Band 232

CLAUS KÜHNEL

AD- und DA-Umsetzer für den Amateur

MILITÄRVERLAG
DER DEUTSCHEN DEMOKRATISCHEN
REPUBLIK

Kühnel, C.:
AD- und DA-Umsetzer für den Amateur. –
Berlin: Militärverlag der DDR (VEB), 1986. –
112 S.: 68 Bilder – (electronica: 232)

ISBN 3-327-00097-2

1. Auflage, 1986
© Militärverlag der
Deutschen Demokratischen Republik (VEB) – Berlin, 1986
Lizenz-Nr. 5
Printed in the German Democratic Republic
Lichtsatz: Druckerei Phönix
Druck und buchbinderische Weiterverarbeitung:
Druckerei des Ministeriums für Nationale
Verteidigung (VEB) – Berlin – 32356-6
Lektor: Steffen Würtenberger
Zeichnungen: Ingeborg Haendschke
Typografie: Martina Schwarz
Redaktionsschluß: 15. Januar 1986
LSV 3539
Bestellnummer: 7467935
00190

Inhaltsverzeichnis

Vorwort

1.	**Einführung**	7
2.	**Eigenschaften von AD- und DA-Umsetzern**	15
2.1.	AD-Umsetzer	15
2.2.	DA-Umsetzer	20
3.	**Verfahren zur AD-Umsetzung**	23
3.1.	AD-Umsetzer nach dem Sägezahnverfahren	24
3.2.	AD-Umsetzer nach dem Doppel-Flanken-Verfahren	25
3.3.	AD-Umsetzer mit VCO	28
3.4.	AD-Umsetzer nach dem Prinzip der Ladungsmengenkompensation	29
3.5.	AD-Umsetzer nach dem Prinzip der Delta-Modulation	31
3.6.	Paralleler AD-Umsetzer	32
3.7.	AD-Umsetzer nach dem Verfahren der sukzessiven Approximation	34
3.8.	AD-Umsetzer nach dem Zählverfahren	36
4.	**Verfahren zur DA-Umsetzung**	39
4.1.	DA-Umsetzer mit gewichteten Widerständen	39
4.2.	DA-Umsetzer mit R-2R-Widerstandsnetzwerken	43
4.3.	DA-Umsetzer mit gewichteten Strömen	46
4.4.	DA-Umsetzer mit gestuften Spannungen	47
4.5.	DA-Umsetzer mit Pulslängenmodulator	48
4.6.	Schalter und Stromquellen in DA-Umsetzern	49
5.	**Zusatzbaugruppen für AD- und DA-Umsetzer**	53
5.1.	Referenzspannungsquellen	53

5.2. Komparatoren 56

6. Schaltbeispiele ausgewählter DA-Umsetzer 58
6.1. DA-Umsetzer mit gewichteten Widerständen . . . 58
6.2. DA-Umsetzer mit R-2R-Widerstandsnetzwerk . . 60
6.3. DA-Umsetzer mit gewichteten Spannungen 62
6.4. DA-Umsetzer mit Pulslängenmodulator 64
6.5. DA-Umsetzer mit dem Schaltkreis *C565XD* . . . 66

7. Schaltbeispiele ausgewählter AD-Umsetzer 69
7.1. Schaltbeispiele von AD-Umsetzern ohne integrierten AD-Umsetzerschaltkreis 69
7.1.1. AD- Umsetzer nach dem Verfahren der sukzessiven Approximation 69
7.1.2. AD-Umsetzer nach dem Zählverfahren 74
7.1.3. Paralleler AD-Umsetzer 75
7.2. Schaltbeispiele von AD-Umsetzern mit integriertem AD-Umsetzerschaltkreis 77
7.2.1. Eigenschaften des integrierten AD-Umsetzerschaltkreises *C520D* (HFO) 77
7.2.2. Anwendungen des integrierten AD-Umsetzerschaltkreises *C520D* 82
7.2.2.1. Ansteuerung von Lichtemitteranzeigen mit gemeinsamer Katode 83
7.2.2.2. Ansteuerung von LC-Bauelementen 84
7.2.2.3. Erweiterung des Anzeigebereichs 87
7.2.2.4. Automatische Meßbereichsumschaltung 89
7.2.2.5. Hochohmiger Eingang 92
7.2.2.6. Kopplung an Mikrorechner K 1510 94
7.2.2.7. Kopplung an Mikrorechner K 1520 98
7.2.3. Eigenschaften und Anwendung des integrierten AD-Umsetzerschaltkreises *AD571* 99

8. Zusammenfassung und Ausblick 103

Anhang

Analogschalter mit dem Schaltkreis *V 4007 D* . . . 105
Zusammenstellung der Eigenschaften der behandelten AD-Umsetzer 106
Zusammenstellung gebräuchlicher Codes für die AD-Umsetzung 108

Literatur

Vorwort

Das Bindeglied zwischen den zunehmend digital realisierten Signalverarbeitungseinrichtungen und der „natürlichen" Umwelt mit ihren vornehmlich analogen, d. h. wert- und zeitkontinuierlichen Signalen sind Analog-Digital- und Digital-Analog-Umsetzer. Mit der Verfügbarkeit hochintegrierter Digitalschaltkreise, wie Mikroprozessoren, Speicher- und Peripherieschaltkreise, steigt zwangsläufig die Nachfrage nach den entsprechenden Umsetzerbaugruppen. Durch die Entwicklung der Kleincomputer *KC 85/1* und *KC 85/2* rücken die Schnittstellen zur „analogen Umwelt" des Computers weiter in das Blickfeld der Anwender dieser Technik.

Zugeschnitten auf den Amateur, sollen in der vorliegenden Broschüre Wirkungsweise und Schaltungsprinzipien beider Umsetzerarten erläutert und mit praktischen Schaltungen untersetzt werden. Es muß nicht besonders hervorgehoben werden, daß mit amateurmäßigen Mitteln realisierte Umsetzerbaugruppen beschränkte Genauigkeiten erwarten lassen. Der Einsatz integrierter Umsetzerschaltkreise bringt demgegenüber deutliche Verbesserungen bei reduziertem schaltungstechnischem Aufwand. Aus diesem Grund soll auch auf den für einfache Multimeteranwendungen konzipierten Analog-Digital-Umsetzer *C520D* (HFO) eingegangen werden. Zur Verdeutlichung des Entwicklungstrends werden zwei Umsetzerschaltkreise vorgestellt. Bei den DA-Umsetzerschaltkreisen wird durch den VEB *Halbleiterwerk* Frankfurt (Oder) (HFO) der Schaltkreis *C565XD* für den perspektivischen Einsatz angeboten. Als Beispiel für integrierte AD-Umsetzerschaltkreise wird der *AD571* betrachtet, der für einige Entwicklungen bislang Vorbildtyp war. Beim Bauelementeeinsatz wird ansonsten vom derzeitig verfügbaren DDR-Bauelementesortiment bzw. dem in der DDR erhältlichen Importbauelementesortiment ausgegangen.

Dresden, im Frühjahr 1984 *Claus Kühnel*

1. Einführung

Mit den Mitteln der Informationsverarbeitung sind Zustände von Systemen erfaßbar, die zur Optimierung des Systemverhaltens einer gezielten Beeinflussung unterzogen werden können. Die eigentliche Signalverarbeitung geschieht auf der Basis unterschiedlicher Rechnerkonfigurationen weitgehend digital. Der Mikrorechner nimmt dabei in der Prozeßautomatisierung, in der „intelligenten" Meßtechnik und in vielen anderen Gebieten eine zentrale Stellung ein. Die Leistungsfähigkeit einer derartigen Einrichtung zur digitalen Informationsverarbeitung wird neben den Eigenschaften des Mikrorechners selbst durch die für die Kopplung an den zu beeinflussenden Prozeß verantwortlichen Baugruppen bestimmt.
Bild 1.1 zeigt verallgemeinert das Zusammenwirken der einzelnen Komponenten. Jede aus einem Prozeß oder der natürlichen



Bild 1.1 Zusammenwirken der Einzelkomponenten bei einem Prozeß der Informationsverarbeitung

Umwelt entnommene Meßgröße muß in digitaler Form vorliegen, wenn sie einem Mikrorechner zur Verarbeitung zugeführt werden soll. Zu diesem Zweck sind die hinsichtlich Amplitude und Zeit kontinuierlichen, als analog bezeichneten Signale in amplituden- und zeitquantisierte Signale umzusetzen. Durch die AD-Umsetzung werden damit dem Mikrorechner oder allgemein einer digitalen Signalverarbeitungseinheit zu bestimmten Zeitpunkten amplitudenquantisierte Werte zur Verarbeitung angeboten. Bei der DA-Umsetzung werden dann zwangsläufig den vom Rechner ausgegebenen Werten analoge Signalgrößen zugeordnet. Während bei der analogen Signalverarbeitung jedem Wert der Eingangsgröße innerhalb des Dynamikbereichs eine Ausgangsgröße zugeordnet wird, erhalten bei der digitalen Signalverarbeitung nur diskrete Werte der Eingangsgröße eine wiederum diskrete Ausgangsgröße.
Zur Kennzeichnung der breiten Anwendung von AD- und DA-Umsetzern sollen einige Anwendungsgebiete dieser Baugruppen angeführt werden. Vollständig oder umfassend kann eine solche Aufzählung nicht sein.

- Elektronische Meßtechnik mit Signalverarbeitungsfunktionen („intelligente Meßtechnik").
- Automatische Testsysteme.
- Erfassung und Verarbeitung von Biosignalen.
- Prozeßsteuerungen und -regelungen in der verarbeitenden Industrie.
- Robotersteuerungen.
- Strahlenmeßtechnik.
- Digitale Übertragungs- bzw. Speichertechnik.
- Funktionsgeneratoren.
- NC-Maschinen.
- Programmierbare Stromversorgungen.
- Bildschirmsteuerungen.

Durch einige konkrete Beispiele soll die Stellung der AD- bzw. DA-Umsetzer im angegebenen Schema verdeutlicht werden.

Automatische Nettogewichtswaage

Beim Einwägen von Schüttgut in beliebige Container soll automatisch die Containermasse berücksichtigt werden. Bild 1.2 zeigt den Übersichtsplan der Meßeinrichtung. Von einer elektronischen Waage wird ein masseproportionales (analoges) Signal abgegeben und einem Summierverstärker zugeführt. Dem anderen Eingang des Summierverstärkers wird in dieser Phase kein Signal vom DA-Umsetzer angeboten, da dessen digitales Eingangssignal Null ist. Am Eingang des AD-Umsetzers liegt deshalb nur das Ausgangssignal des Summierverstärkers. Am Ausgang des AD-Umsetzers kann nunmehr das der Containermasse proportionale, digitale Signal abgegriffen bzw. einer Anzeigeeinrichtung zugeführt werden. Wird nun in einer zweiten Phase dieser Digitalwert auf den Eingang des DA-Umsetzers geschaltet, kann nach Umsetzung in einen entsprechenden Analogwert das Signal am Summationspunkt des Summierverstärkers kompensiert werden. Am Eingang des AD-Umsetzers liegt kein Signal, deshalb wird der ausgegebene Digitalwert Null sein. Wird nach diesen Kompensationsschritten der Container beladen, entspricht das entstehende digitale Ausgangssignal der zugegebenen Schüttgutmasse.



Bild 1.2 Elektronische Wägeeinrichtung

Mit dem geschilderten Verfahren läßt sich die Beschickung von Schüttgutcontainern leicht automatisieren. Beispielsweise kann durch die Erkennung der Containermasse (Leermasse) bei unterschiedlichen Containern die Füllmenge festgelegt werden.

Auch in der elektronischen Schaltungstechnik setzt man solche Kompensationsverfahren ein. Bei einer Kompensation von Drifteinflüssen kann dann der Abgleichwert durch die Möglichkeit der digitalen Speicherung theoretisch beliebig lange gehalten werden.

Funktionsgenerator

Zur Erzeugung von periodischen Zeitfunktionen werden Funktionsgeneratoren verwendet. Analoge Funktionsgeneratoren bereiten bei Periodendauern größer eine Sekunde Schwierigkeiten. Bei der Erzeugung periodischer Zeitfunktionen mit beliebigem Verlauf auf der Grundlage digitaler Schaltungen und nachgeschalteter DA-Umsetzer entstehen keine Probleme. Bild 1.3 zeigt ein mögliches Schaltungsprinzip. Kern der Schaltung ist ein ROM-Speicherschaltkreis. Die Organisation des Speichers soll so vorgenommen sein, daß beim Ansprechen einer beliebigen Adresse der DA-Umsetzer in seiner gesamten Breite angesprochen wird. Beispielsweise sind dann bei einer Speicherkapazität von 1 kbit (1 k = 1024) an einem DA-Umsetzer von 8 bit Breite 128 verschiedene Zustände zu erzeugen. Die Amplitude der zu erzeugenden Zeitfunktion wird dadurch in maximal 128 verschiedene diskrete Werte gequantelt (aufgeteilt). Die der 8-bit-Breite entsprechende Auflösung des DA-Umsetzers wird nicht durch diese Maßnahme verändert. Die Ansteuerung des ROM wird durch eine Adressenschaltung vorgenommen, die, gesteuert durch einen eigenen Taktgenerator, nacheinander jede der Speicherzellen adressiert. Für das gewählte Beispiel wäre das im allgemeinen Fall eine Zählschaltung mit einem Zählumfang von 128, die durch eine aus 7 Flip-Flop ($2^7 = 128$) aufgebaute Zählschaltung gebildet sein kann. Für symmetrische Zeitfunktionen ergeben sich weitere Möglichkeiten, auf die später eingegangen werden soll.



Bild 1.3
Funktionsgenerator (Prinzip)

Digitales Panelmeter

Schalttafelinstrumente werden in zunehmendem Maße durch einfache, meist nur für eine Funktion (z. B. Spannungsmessung) ausgelegte, digitale Meßgeräte abgelöst. In dem abgerüsteten Funktionsumfang soll hier der Unterschied zwischen einem digitalen Panelmeter und z. B. einem Digitalvoltmeter gesehen werden. Bild 1.4 zeigt das Schaltungsprinzip eines digitalen Panelmeters. Die zu messende Signalgröße wird dem Meßgeräteeingang zugeführt und einer sofortigen AD-Umsetzung unterzogen. Für digitale Panelmeter typisch sind Schaltungsteile, die eine automatische Meßbereichswahl ermöglichen. Durch die Steuerschaltung des AD-Umsetzers wird der Meßbereich so eingestellt, daß das vom AD-Umsetzer an den digitalen Schaltungsteil zur Anzeigensteuerung abgegebene Signal in einem definierten Signalbereich liegt. Die Steuerung der Kommastellung (Meßbereich) im anzuzeigenden, der analogen Meßgröße entsprechenden Signal übernimmt dann die Steuerschaltung des AD-Umsetzers.



Bild 1.4
Digitales Panelmeter
(Prinzip)

Mit diesen willkürlich gewählten Beispielen wurde versucht, die Stellung des AD- bzw. DA-Umsetzers in offenen und rückgeführten Systemen zu markieren. Bei der durch AD- bzw. DA-Umsetzer vorgenommenen Kopplung von analogen und digitalen Systemen spielen weitere Baugruppen eine wichtige Rolle, z. B. Operationsverstärker einschließlich der Spezialausführungen Instrumentationsverstärker und Isolationsverstärker, Multiplexer, Sample-&-Hold- (Abtast- und Halte-) Schaltungen, Komparatoren und Filter. Diese Auflistung könnte sicherlich weiter ergänzt werden. Zum besseren Verständnis sollen im folgenden diese Baugruppen kurz charakterisiert werden.

Operationsverstärker
Durch Operationsverstärker lassen sich die häufig im Millivoltbereich liegenden Signale von Meßgrößenumformern (Transducern) an die typischen Eingangsspannungsbereiche von ±10V der AD-Umsetzer anpassen. Des weiteren lassen sich mit Operationsverstärkern dynamische Signaleigenschaften beeinflussen (z. B. Integration) oder nichtlineare Zusammenhänge realisieren (z. B. Logarithmierung). Instrumentationsverstärker, die sich durch hohe Eingangswiderstände, sehr gute Gleichtaktunterdrückung, geringe Drift u. a. auszeichnen, werden zur Unterdrückung von Unterschieden im Massepotential bei der Übertragung analoger Signale und ähnlicher Aufgabenstellungen eingesetzt. Isolationsverstärker ermöglichen durch den Einsatz von Optokopplern oder Transformatoren die galvanische Trennung von Meß- und Verarbeitungseinrichtung, wie sie häufig aus Sicherheitsgründen in Geräten der Medizintechnik gefordert werden.

Multiplexer
Durch Multiplexer werden Signale unabhängiger Quellen zeitgeteilt auf eine Leitung geschaltet. Der hierzu inverse Vorgang wird durch Demultiplexer vorgenommen. Je nach zu verarbeitender Signalart werden analoge und digitale Multiplexer unterschieden. Bei Einsatz geeigneter Multiplexer kann z. B. die Zahl der erforderlichen AD-Umsetzer bei der Verarbeitung mehrerer Analogsignale reduziert werden.

Sample-&-Hold-Schaltungen
Für die durch AD-Umsetzer vorzunehmende Signalwandlung werden unabhängig vom eingesetzten Wandlertyp endliche Umsetzzeiten benötigt. Voraussetzung für eine exakte Umsetzung ist ein über die Umsetzzeit konstantes analoges Signal. Hat das Analogsignal eine zu hohe Änderungsrate, ist es vor der Umsetzung abzutasten (sample) und als Analogwert zu speichern (hold). Als Analogwertspeicher dienen im allgemeinen Kondensatoren, die durch Analogschalter in den entsprechenden Meßkreis geschaltet werden. Für diese Analogschalter gibt es die ver-

schiedensten Realisierungsformen, die vom einfachen Transistor (sowohl Bipolar- als auch Feldeffekttransistoren kommen zur Anwendung) über sogenannte Transmissionsgates (CMOS-Schalter) bis hin zu programmierbaren Operationsverstärkern reichen. Zur Reduzierung auftretender Störgrößen sind die Speicherkondensatoren häufig Bestandteil komplexerer Operationsverstärkerschaltungen.

Komparatoren

Der Vergleich zweier analoger Signalgrößen wird durch Komparatoren vorgenommen. Das Ausgangssignal eines solchen Komparators nimmt abhängig vom Ergebnis des Vergleichs zwei Zustände an. Operationsverstärker mit einer ausreichend hohen Verstärkung lassen sich unter Verzicht auf eine Gegenkopplung als Komparatoren verwenden. Liegt das Potential des nichtinvertierenden Eingangs über dem des invertierenden, wird der Ausgang des Komparators (Operationsverstärkers) ein hohes Potential (HIGH) annehmen. Im anderen Fall trägt der Ausgang zwangsläufig ein niedriges Potential (LOW). Zur Anpassung des zweiwertigen Ausgangssignals an bestimmte Logikfamilien werden Komparatorschaltkreise gefertigt, die ein zur betreffenden Logikfamilie kompatibles Ausgangssignal liefern. Als Beispiel soll hier der Komparatorschaltkreis *B 110 D* (HFO) dienen, dessen Ausgang TTL-kompatibel ist.

Filter

Im Zusammenhang mit der Überführung einer analogen Signalgröße in eine digitale spielen Filter in mehrfacher Hinsicht eine bedeutende Rolle.

Das analoge Signal ist hinsichtlich der Zeit (und seines Wertes) kontinuierlich und soll bei seiner Umsetzung in der Zeit (und im Wert) quantisiert werden. Mit dem „sampling-Theorem" ist der erforderliche Zusammenhang zwischen Signalbandbreite und Abtastrate gegeben.

Das „sampling-Theorem" gibt Auskunft über die maximal mögliche Abtastzeit T_A, wenn aus den Abtastwerten die ursprüngliche Zeitfunktion f(t) ohne Informationsverlust wiedergewonnen

werden soll. Enthält die Zeitfunktion f(t) als höchste Frequenz ihres Spektrums die Frequenz f_g, dann gilt für die Abtastzeit die Beziehung $T_A = 1/(2 f_g)$.
Handelt es sich beim zu verarbeitenden Signal um ein nicht bandbegrenztes Signal, kann mit eingangsseitig eingeschaltetem Tiefpaß eine Bandbegrenzung des zu wandelnden Signals erreicht werden.
Das vom DA-Umsetzer ausgegebene Signal ändert sich nahezu sprungförmig von einer Eingangsbelegung zur anderen. Zum „Verschleifen" dieser Signalsprünge werden auch ausgangsseitig Tiefpaß-Filter nachgeschaltet.

2. Eigenschaften von AD- und DA-Umsetzern

2.1. AD-Umsetzer

Die Umsetzung einer analogen Signalgröße in eine digitale Ausgangsbelegung soll anhand der in Bild 2.1 gezeigten Kennlinie des AD-Umsetzers erläutert werden. Willkürlich wurde dabei von einem 4-bit-AD-Umsetzer ausgegangen, d. h., das analoge



Bild 2.1 Kennlinie eines AD-Umsetzers

Eingangssignal wird in 16 diskrete Werte überführt. Die Anzahl der möglichen digitalen Ausgangssignalwerte charakterisiert damit die „Auflösung" des AD-Umsetzers.
Die Abszisse trägt die auf den Endwert normierte Eingangssignalgröße, wobei mit FS üblicherweise der «full scale»-Wert (Skalenendwert oder Endausschlag) bezeichnet wird. Diese Bezeichnung wird im folgenden weiter verwendet. Innerhalb einer Quantisierungsstufe ändert sich das digitale Ausgangssignal nicht. Es ist grundsätzlich eine Quantisierungsunsicherheit von ±½ LSB (LSB = least significant bit, Quantisierungsstufe) vorhanden. Diese Unsicherheit tritt selbst beim idealen, d. h. fehlerfreien, AD-Umsetzer als systematischer Fehler auf. Eine Reduzierung dieses Fehlereinflusses ist nur durch die Erhöhung der Auflösung erreichbar.
Die typischen Fehler des AD-Umsetzers sind im Bild 2.2 angegeben. Bild 2.2a zeigt die Kennlinie eines AD-Umsetzers mit Offset. Der Offset eines AD-Umsetzers wird dadurch charakterisiert, daß die erste Ausgangssignaländerung nicht bei ½ LSB erfolgt. Die in Bild 2.2b gezeigte Kennlinie demonstriert einen Verstärkungsfehler des AD-Umsetzers. Gemäß Bild 2.1 muß bei idealer Umsetzerkennlinie zwischen erstem und letztem Ausgangssignalwechsel eine Spannung entsprechend FS – 2 LSB liegen. Bei kleinerer Spannung (wie in Bild 2.2b) ist der resultierende Verstärkungsfaktor zu hoch. Linearitätsfehler werden in Bild 2.2c und Bild 2.2d gezeigt. In Bild 2.2c sind verschiedene Quantisierungsstufen ungleich 1 LSB durch die Nichtlinearität der Umsetzerkennlinie. Ist die Linearität wie in Bild 2.2d verletzt, erscheinen verschiedene Codekombinationen am Ausgang nicht mehr.
Zur Kalibrierung eines AD-Umsetzers sind die Änderungen des Ausgangssignals als Reaktion auf Eingangssignaländerungen verwendbar. bei Betrachtung von Bild 2.1 wird deutlich, daß der Nullpunkt der Übersetzerkennlinie durch einen Übergang des Ausgangssignals von LLLL auf LLLH bei einer Eingangsgröße von ½ LSB eingestellt werden kann. Für die richtig eingestellte Verstärkung muß bei einer Eingangssignalgröße von FS – 1,5 LSB eine Ausgangssignaländerung von HHHL auf HHHH erfol-



Bild 2.2 Typische Fehler eines AD-Umsetzers;
a – Offsetfehler, b – Verstärkungsfehler, c, d – Linearitätsfehler

gen. In Tabelle 2.1. ist für AD-Umsetzer bis zur Auflösung von 12 bit eine Zusammenstellung dieser für die Kalibrierung wichtigen Spannungswerte gegeben. Als FS-Wert wurden 10,24 V festgelegt, da sich günstig meßbare Werte für das LSB ergeben und in der Praxis häufig dieser Wert angewendet wird.
In den bisher angegebenen Kennlinien wurde von einer binären Codierung des Ausgangssignals ausgegangen.

Tabelle 2.1. Ausgewählte Kenngrößen der statischen Kennlinie

Auflösung (bit)	LSB (V)	alle bits H (V)	Übergang von/nach (LLL)L/ (LLL)H	(HHH)L/ (HHH)H
1	5,12	5,12	2,56	2,56
2	2,56	7,68	1,28	2,56
3	1,28	8,96	0,64	8,32
4	0,64	9,60	0,32	9,28
5	0,32	9,92	0,16	9,76
6	0,16	10,08	0,08	10,00
7	0,08	10,16	0,04	10,12
8	0,04	10,20	0,02	10,18
9	0,02	10,22	0,01	10,21
10	0,01	10,23	0,005	10,225
11	0,005	10,235	0,0025	10,232
12	0,0025	10,2375	0,00125	10,2362

Es soll an dieser Stelle nicht unerwähnt bleiben, daß neben dem Binärcode weitere Codes zur Verschlüsselung des Ausgangssignals verwendet werden; z. B. BCD-Code, 2-4-2-1-BCD-Code, Gray-Code und die hierzu komplementären Formen. Eine Übersicht zu diesen Codes ist im Anhang zu finden.

Des weiteren wurde in den Kennlinien von einer unipolaren Eingangssignalgröße ausgegangen, was zwangsläufig gewisse Einschränkungen bedeutet. Die Umsetzung einer bipolaren Eingangssignalgröße bereitet dabei keine besonderen Schwierigkeiten. Eine häufig angewendete Möglichkeit besteht in der Gleichrichtung des zu verarbeitenden Eingangssignals und der anschließenden AD-Umsetzung der nunmehr wieder unipolaren Eingangssignalgröße, wobei die Gleichrichterschaltung die Vorzeicheninformation in Form eines zusätzlichen bit liefert.

Die andere Möglichkeit interpretiert ein bit des Ausgangssignals des AD-Umsetzers als Vorzeichen-bit. Häufig trägt das MSB (most significant bit, bit höchster Wertigkeit) die Vorzeicheninformation. Auch hier werden unterschiedliche Codeformen angewendet. Neben dem beschriebenen Binärcode, der Vorzei-

chen und Wertigkeit repräsentiert, sind noch Einer- und Zweier-Komplement-Code und der sogenannte Offset-Binärcode zu nennen, dessen Wertigkeit LLLL bei – FS liegt. Auf weitere Angaben soll verzichtet werden. In der speziellen Literatur zu AD-Umsetzern sind entsprechende Angaben zu finden [1], [2].
Nach der Betrachtung der statischen Kennlinie des AD-Umsetzers wird noch auf einige dynamische Bedingungen beim Umsetzvorgang eingegangen. Wie eingangs bereits erwähnt, benötigt der AD-Umsetzer eine endliche Umsetzzeit (conversion time), die von der Stufenzahl und der Art des Umsetzverfahrens abhängig ist. Bei der Behandlung der verschiedenen Umsetzverfahren wird auf diese Zeit noch eingegangen. Ändert sich während der Umsetzzeit t_a eine noch am AD-Umsetzer anliegende Spannung $u(t)$, ist ein Amplitudenfehler die Folge. Es gilt

$$\Delta U = \frac{\mathrm{d}\,u(t)}{\mathrm{d}t}\, t_a. \tag{2.1}$$

Ist $u(t)$ eine sinusförmig verlaufende Spannung, nimmt die Ableitung im Nulldurchgang den größten Wert an, und es gilt mit Gl. (2.1)

$$\Delta U = U\omega t_a \tag{2.2}$$

bzw.

$$t_a = \frac{1}{\omega}\frac{\Delta U}{U}\,. \tag{2.3}$$

Die Auflösung eines 8-bit-AD-Umsetzers beträgt 2^{-8} ($\approx 0{,}4\,\%$). Zur Umsetzung einer sinusförmigen Eingangsspannung von 1 kHz darf damit eine Umsetzzeit von $0{,}65\,\mu$s nicht überschritten werden. Schon diese einfache Rechnung zeigt, wie kritisch der Zusammenhang zwischen Umsetzzeit, Frequenz des Analogsignals und der geforderten Auflösung bzw. des zugelassenen dynamischen Fehlers ist. Aus den mit den Gleichungen (2.3) und (2.2) gegebenen Zusammenhängen kann leicht eine entsprechende Grafik erstellt werden, wie dies für Umsetzer von 4 bit bis zu 16 bit in [3] vorgenommen wurde.

Verbesserungen lassen sich u.a. durch die nachfolgend angeführten Schaltungserweiterungen vornehmen. Eine Verringerung des Amplitudenfehlers kann durch die Reduzierung der Signaländerungsgeschwindigkeit du/dt (bei sinusförmigen Größen bedeutet das niedrigere Frequenzen) vorgenommen werden. Wie bereits angedeutet, eignet sich ein vorgeschalteter Tiefpaß zur Unterdrückung der störenden Frequenzanteile. Eine andere Möglichkeit ist das Vorschalten einer Sample-&-Hold-Schaltung, deren Abtastzeit jedoch kleiner als die Umsetzzeit des AD-Umsetzers sein muß. Im Verhältnis dieser Zeiten ergibt sich die zu erreichende Verbesserung des Amplitudenfehlers. Die Grenze für die Abtastfrequenz bildet das «sampling-Theorem» [3].

2.2. DA-Umsetzer

Der DA-Umsetzer ordnet einem parallel anliegenden, digitalen Eingangssignal ein analoges (wertdiskretes) Ausgangssignal zu. Bild 2.3 zeigt die Übertragungskennlinie eines 4-bit-DA-Umsetzers.
Die Abszisse trägt die Belegungen der vier Eingangsleitungen. Jeder Eingangsbelegung entspricht ein konkreter Ausgangssignalwert zwischen 0 und 15/16 FS. Beim idealen DA-Umsetzer existieren keine Zwischenwerte.
Die typischen Fehler des DA-Umsetzers sind in Bild 2.4. angegeben. Bild 2.4a zeigt die Kennlinie eines DA-Umsetzers mit Offset. Der Offset eines DA-Umsetzers wird durch eine Parallelverschiebung der Kennlinie charakterisiert. Die in Bild 2.4b gezeigte Kennlinie demonstriert einen Verstärkungsfehler des DA-Umsetzers. Linearitätsfehler zeigen die Bilder 2.4c und 2.4d. Die Nichtlinearität in Bild 2.4c wird dadurch gekennzeichnet, daß die Quantisierungsstufe ungleich 1 LSB ist. In Bild 2.4d wird zusätzlich die Monotonie der Kennlinie verletzt, d. h., mindestens einer digitalen Eingangsbelegung höherer Wertigkeit wird ein niedrigerer Analogwert gegenüber einer Eingangsbelegung niedrigerer Wertigkeit zugeordnet.
Wie bereits beim AD-Umsetzer wurde wieder von einer binären



Bild 2.3 Kennlinie eines DA-Umsetzers

Codierung des digitalen Eingangssignals ausgegangen. Gebräuchlich sind die bereits bekannten Codes, die durch entsprechende Codierschaltungen ineinander überführt werden können. Mitunter sind dazu erhebliche Bauelementeaufwendungen erforderlich.

Die dynamischen Eigenschaften von DA-Umsetzern werden durch die analogen Schaltungsteile, bei kapazitätsarmer Schaltungsauslegung vornehmlich durch die darin enthaltenen Operationsverstärker, geprägt.



Bild 2.4 Typische Fehler eines DA-Umsetzers;
a – Offsetfehler, b – Verstärkungsfehler, c, d – Linearitätsfehler

3. Verfahren zur AD-Umsetzung

Zur AD-Umsetzung sind eine Vielzahl unterschiedlicher Verfahren bekannt, die sich nach den verschiedensten Gesichtspunkten systematisieren lassen. Eine ausführliche Darstellung der prinzipiellen Wirkungsweise der verschiedenen Verfahren findet der Leser in [4]. Nicht alle bekannten Verfahren sind gleichwertig in der Praxis vertreten, deshalb kann hier nur eine Auswahl für den Amateur bedeutsamer Verfahren betrachtet werden.
Grundsätzlich lassen sich die Verfahren zur AD-Umsetzung in direkte und indirekte Verfahren einteilen. Bei indirekten Verfahren erfolgt die Umsetzung über eine noch analoge Zwischengröße – Zeit oder Frequenz –, die dann erst digitalisiert wird. Diese Zwischenstufe entfällt bei den direkten Verfahren.
AD-Umsetzer nach den indirekten Verfahren lassen sich günstig im Zusammenwirken mit digitalen Zeit- oder Frequenzmeßgeräten verwenden. Vom eigentlichen AD-Umsetzer ist dann nur der Umsetzer in die entsprechende Zwischengröße – Zeit oder Frequenz – aufzubauen. Für den Amateur ergeben sich aufwandsmäßig günstige Lösungen, die mit erprobten Schaltbeispielen in [5] abgehandelt werden.
Direkte Umsetzer sind aufgrund des höheren schaltungstechnischen Aufwands vom Amateur auf der Basis von Operationsverstärkern und digitalen SSI- bzw. MSI-Schaltkreisen schwieriger realisierbar. Ist jedoch daran gedacht, den AD-Umsetzer als eigenständige Baugruppe (Leiterkarte) aufzubauen, die z. B. an einen Mikrorechner angekoppelt wird, unterscheiden sich direkte und indirekte Umsetzer hinsichtlich des erforderlichen Bauelementeaufwands nur noch unwesentlich. Besondere Schaltungsvereinfachungen ergeben sich natürlich durch den Einsatz von integrierten AD-Umsetzer-Schaltkreisen.
Die im folgenden betrachteten Verfahren zur AD-Umsetzung sind eine Auswahl nach dem o. g. Gesichtspunkt aus den zahlreichen bekannten Verfahren.

3.1. AD-Umsetzer nach dem Sägezahnverfahren

Der AD-Umsetzer nach dem Sägezahnverfahren ist ein indirekter Umsetzer mit der Zwischengröße Zeit (Pulsbreite). Eine linear ansteigende Spannung (Sägezahn) wird durch einen Komparator mit der zu messenden Eingangsspannung verglichen. Hiervon abgeleitet ist die englische Bezeichnung «single-ramp-comparison AD-converter» (Ein-Rampen-Vergleichs-AD-Umsetzer). Der am Komparatorausgang entstehende Impuls, dessen Breite die Zeit vom Start des Sägezahns bis zum Erreichen der Eingangsspannung repräsentiert, ist proportional zur anliegenden Eingangsspannung. Bild 3.1 zeigt das Schaltungsprinzip des Umsetzers [6].



Bild 3.1 Schaltungsprinzip des Sägezahnumsetzers

Mit dem reset-Impuls wird der Zähler zurückgesetzt und für dessen Zeitdauer der Schalter S1 geschlossen, wodurch die Integrationskapazität C entladen wird. Nach Freigabe des Schalters S1 wird die Ausgangsspannung des als Integrator beschalteten Operationsverstärkers A1 aufgrund der negativen Referenzspannung linear ansteigen. Erreicht die sägezahnförmige Spannung den Wert der Eingangsspannung, schaltet der Komparator A2 von H nach L und sperrt damit das für den Zähltakt cp nachgeschaltete Tor. Der Zählerinhalt entspricht damit dem durch Zählfrequenz f_{cp} und Umsetzzeit t_{AD} gegebenen Wert N.

$$N = f_{cp} \cdot t_{AD} \tag{3.1}$$

Für die Zeit t_{AD} läßt sich aus Bild 3.1 die folgende Beziehung ableiten:

$$C U_E = -\frac{U_{ref}}{R} t_{AD} . \tag{3.2}$$

Eingesetzt in Gl. (3.1), erhält man

$$N = \frac{RCf_{cp}}{-U_{ref}} U_E , \qquad (U_{ref} < 0) . \tag{3.3}$$

Wie Gl. (3.3) zeigt, ist der Zählerinhalt der Eingangsspannung direkt proportional.
Besondere Beachtung ist der Stabilität der in den Umsetzkoeffizienten eingehenden Größen zu schenken. Bei Einsatz eines quarzstabilisierten Zähltaktes f_{cp}, einer stabilen Referenzspannung U_{ref} sowie hochwertiger Bauelemente für Widerstand (Metallschicht) und Kapazität (Polystyrol) wird dem Rechnung getragen.
Der prinzipielle Nachteil des geschilderten Verfahrens wird bei einer sich in der Umsetzzeit t_{AD} ändernden Eingangsspannung U_E deutlich. Die Proportionalität zwischen Eingangsspannung und Zählerinhalt wird dadurch verletzt, und es kommt zu Umsetzfehlern. Auf die Möglichkeit des Vorschaltens von Sample-&-Hold-Schaltungen und Filtern wurde bereits hingewiesen.

3.2. AD-Umsetzer nach dem Doppel-Flanken-Verfahren

Der Doppel-Flanken-AD-Umsetzer (engl. dual-slope-integrating-AD-converter) gehört ebenfalls zu den indirekten Umsetzern, da als Zwischengröße wieder die Zeit fungiert.
Von diesen Umsetzern wird die Eingangsspannung U_E über eine feste Zeit integriert, wodurch überlagerte Störspannungen effektiv unterdrückt werden können. Aus diesem Grund wird die Integrationszeit häufig auf die Periodendauer (oder ein ganzzahliges Vielfaches) der Netzfrequenz bemessen.



Bild 3.2 Schaltungsprinzip des Doppel-Flanken-Umsetzers

Die Wirkungsweise des Doppel-Flanken-AD-Umsetzers soll anhand des in Bild 3.2 gezeigten Prinzipschaltbildes erläutert werden.
Durch die Steuerlogik wird der Integratoreingang für eine feste Zeit (Integrationszeit) mit der Eingangsspannung verbunden. Die Integratorausgangsspannung wird sich bei einer positiven Eingangsspannung von ihrem Ausgangswert nach negativen Werten verändern. Es gilt allgemein:

$$u_A = -\frac{1}{RC}\int_0^{t_i} u_E \, dt + u_A(0).$$

Der Einfachheit halber wird eine konstante Eingangsspannung U_E vorausgesetzt, deshalb kann die vereinfachte Beziehung

$$u_A(t_i) = -\frac{t_i}{RC} U_E + u_A(0) \tag{3.4}$$

angegeben werden. Nach Ablauf der Integrationszeit t_i wird durch die Steuerschaltung der Integratoreingang mit der negativen Referenzspannung verbunden. Die Folge ist ein Ansteigen der Integratorausgangsspannung. Beim Erreichen der Komparatorschwelle gilt dann der folgende Zusammenhang:

$$u_A(t_x) = u_A(0) = +\frac{t_x}{RC} U_{ref} + \frac{t_i}{RC} U_E + u_A(0) \, . \tag{3.5}$$

Aus Gl. (3.5) erhält man die der Eingangsspannung U_E proportionale Zeit t_x, die durch Auszählen bestimmt werden kann.

$$t_x = -t_i \frac{U_E}{U_{ref}} \quad (U_{ref} < 0) \tag{3.6}$$

Der Anfangswert $u_A(0)$ wurde in den Gln. (3.4) und (3.5) deshalb mitgeführt, um zu demonstrieren, daß eine vorhandene Offsetspannung des Komparators durch Hin- und Rückintegration eliminiert wird.

In Bild 3.3 ist der Spannungverlauf am Integratorausgang angegeben. Je nach Größe der Eingangsspannung wird in der Integrationszeit t_i der Anstieg der Ausgangsspannung ausfallen. Bei der Rückintegration während der Zeit t_x wird der Anstieg durch die Referenzspannung festgelegt und ist damit eingangsspannungsunabhängig. Der kleineren Eingangsspannung wird demzufolge die kürzere Zeit t_x zugeordnet.



Bild 3.3
Spannungsverlauf am Integratorausgang

Neben der Verbesserung der Genauigkeit durch die eingeführte Integration ist eine Unabhängigkeit der Zwischengröße t_x von Widerstand R und Kapazität C zu verzeichnen, d. h., es wird nur die Forderung nach kurzzeitstabilen Bauelementen erhoben, die prinzipiell als erfüllt betrachtet werden kann.

3.3. AD-Umsetzer mit VCO

Spannungsgesteuerte Oszillatoren (voltage controlled oszillator – VCO) stellen an ihrem Ausgang eine zur steuernden Eingangsspannung proportionale Frequenz zur Verfügung. AD-Umsetzer auf dieser Grundlage sind also indirekte Umsetzer mit der Zwischengröße Frequenz. Wird diese Frequenz über eine feste Meßzeit t_m auf einen Zähler geschaltet, ist der Zählerinhalt am Ende dieser Zeit der Eingangsspannung proportional. Bild 3.4 zeigt den Übersichtsschaltplan eines solchen Umsetzers.



Bild 3.4 Spannungs-Frequenzumsetzer (Übersichtsschaltplan)

Der Zählerinhalt N wird durch die Größen Meßzeit t_m und Oszillatorfrequenz f nach der Beziehung

$$N = t_m \cdot f = t_m K U_E \tag{3.7}$$

bestimmt. Der eingeführte Umsetzerkoeffizienz K (Proportionalitätsfaktor) richtet sich nach dem verwendeten VCO.
Verwendet man den als Dreieck-Rechteck-Generator konzipierten VCO des in [7] beschriebenen Funktionsgenerators, kann für den Spannungs-Frequenz-Wandler das in Bild 3.5 gezeigte Schaltbild angegeben werden.
Für die Frequenz der Ausgangsspannung erhält man bei der vorliegenden Dimensionierung

$$f = \frac{1}{2RC} \frac{U_E}{U_h} . \tag{3.8}$$

Mit U_h ist die Hysterese des Schmitt-Triggers bezeichnet. Bestimmend für die Konstanz der Frequenz ist die Stabilität der Widerstände und der Integrationskapazität sowie die Stabilität der



Bild 3.5 Spannungsgesteuerter Oszillator

Hysterese des Schmitt-Triggers. Der Schmitt-Trigger kann durch einen entsprechend beschalteten Operationsverstärker realisiert werden. Es soll der Hinweis auf [8] genügen.
Der gesamte Spannungs-Frequenz-Wandler läßt sich dann mit einem 4fach-Operationsverstärker (z. B. *B 084 D* (HFO)) und weniger als 20 diskreten Bauelementen aufbauen.

3.4. AD-Umsetzer nach dem Prinzip der Ladungsmengenkompensation

Der AD-Umsetzer nach dem Prinzip der Ladungsmengenkompensation verwendet als Zwischengröße die Frequenz und stellt damit einen weiteren indirekten Umsetzer dar.
Kern der in Bild 3.6 gezeigten Schaltung ist wieder ein als Integra-



Bild 3.6 Schaltungsprinzip des AD-Umsetzers nach dem Prinzip der Ladungsmengenkompensation

tor beschalteter Operationsverstärker, dessen Eingang über den Widerstand $R1$ mit einem Eingang und über den Widerstand $R2$ und den Schalter S1 mit der negativen Referenzspannung U_{ref} verbunden ist. Die Dimensionierung der Schaltung wird so vorgenommen, daß

$$\frac{U_{Emax}}{R_1} < - \frac{U_{ref}}{R_2} \tag{3.9}$$

gilt. Bei geöffnetem Schalter S1 fließt der durch die Eingangsspannung bestimmte Strom in die Integrationskapazität, und die Ausgangsspannung wird bis zum Erreichen der Einschaltschwelle des Schmitt-Triggers absinken. Mit dem Umschalten des Schmitt-Triggers wird der monostabile Multivibrator (Mono) getriggert und schaltet für die feste Zeit t_s die Referenzspannung an den Eingangsknoten. Durch die vorgenommene Dimensionierung [siehe Gl. (3.9)] wird sich in jedem Fall die Stromrichtung am Eingang umkehren. Die Integratorausgangsspannung steigt für die Zeit t_s an und übersteigt in jedem Fall die Ausschaltschwelle des Triggers. Nach Ablauf der monostabilen Phase (Zeit t_s) kippt der Mono zurück und öffnet damit den Schalter S1.
Auf eine formelmäßige Herleitung der Beziehungen für die einzelnen Phasen wird hier verzichtet, da dies ausführlich in [5] vorgenommen wurde. Für die Frequenz erhält man die Beziehung

$$f = \frac{R_2}{R_1} \frac{U_E}{t_s U_{ref}} . \tag{3.10}$$

Zur Gewährleistung einer hohen Genauigkeit müssen das Widerstandsverhältnis $R2/R1$, die Referenzspannung U_{ref} und die Kippdauer des Monos entsprechend stabil sein. Schaltungsvarianten für monostabile Multivibratoren, deren Kippzeit geringe Abhängigkeiten von der Speisespannung und der Umgebungstemperatur hat, sind in [5] und [9] zu finden.

3.5. AD-Umsetzer nach dem Prinzip der Delta-Modulation

Der AD-Umsetzer nach dem Prinzip der Delta-Modulation ähnelt dem nach dem Prinzip der Ladungsmengenkompensation. Der Unterschied besteht darin, daß die Ladungsmengenkompensation nicht über einen bestimmte Genauigkeitsforderungen zu erfüllenden monostabilen Multivibrator, sondern taktsynchron vorgenommen wird. Bild 3.7 zeigt das Schaltungsprinzip. Bei geöffnetem Schalter S1 unterscheidet sich das Verhalten nicht vom im vorigen Abschnitt beschriebenen Umsetzer. Wird die Einschaltschwelle des Triggers durch die Integratorausgangsspannung erreicht, dann wird der Schalter S1 für eine solche Anzahl von Taktimpulsen geschlossen, bis die Ausschaltschwelle des Triggers erreicht ist. Bei jedem Taktimpuls wird durch die Logik ein Impuls an den Zähler abgegeben. Die über eine feste Meßzeit t_m in den Zähler gelangenden Impulse entsprechen damit der als Störgröße für den sich ausbildenden Regelkreis fungierenden Eingangsspannung.



Bild 3.7 Schaltungsprinzip des AD-Umsetzers nach dem Prinzip der Delta-Modulation

Für die in den Zähler gelangende Impulszahl N gilt:

$$N = -\frac{R_2 t_m U_E}{R_1 U_{ref} T_{ref}}, \quad (U_{ref} < 0). \tag{3.11}$$

Der Inhalt des Zählers ist proportional zur Eingangsspannung. Zur Gewährleistung der geforderten Genauigkeit ist das Widerstandsverhältnis $R2/R1$ konstant zu halten, eine stabile Referenz-

spannung zu verwenden sowie die Periodendauer der Referenzfrequenz T_{ref} von der Zeitbasis, die die Meßzeit t_m erzeugt, abzuleiten.

3.6. Paralleler AD-Umsetzer

Durch den parallelen AD-Umsetzer wird in einem Arbeitsschritt der analogen Eingangsspannung ein digitales Ausgangssignal zugeordnet. Beim parallelen AD-Umsetzer handelt es sich um einen direkten Umsetzer, da keine Zwischengröße mehr gebildet wird. Entsprechend einer Auflösung von n bit sind hierzu 2^n-1 Komparatoren erforderlich, die mit abgestuften Referenzspannungen beschaltet sind. Bild 3.8 zeigt das Schaltungsprinzip für einen 3-bit-Umsetzer. Durch einen Widerstandsteiler werden die abgestuften Referenzspannungen für jeden Komparator abgeleitet. Entsprechend der Umsetzerkennlinie sind diese Spannungen zu $\frac{2n-1}{16}\ U_{ref}$ festgelegt (n = 1 ... 7). Die nachgeschalteten sieben Komparatoren realisieren den Vergleich mit der anliegenden Eingangsspannung. Der nachfolgende Coder ist eine rein kombinatorische Schaltung, die die Zuordnung der Komparatoraus-



Bild 3.8
Schaltungsprinzip des parallelen Umsetzers

Tabelle 3.1. Logische Signale beim 3-bit-AD-Umsetzer nach Bild 3.8

U_E/U_{ref}	K1	K2	K3	K4	K5	K6	K7	A2	A1	A0
0 ... 1/8	L	L	L	L	L	L	L	L	L	L
1/8 ... 2/8	H	L	L	L	L	L	L	L	L	H
2/8 ... 3/8	H	H	L	L	L	L	L	L	H	L
3/8 ... 4/8	H	H	H	L	L	L	L	L	H	H
4/8 ... 5/8	H	H	H	H	L	L	L	H	L	L
5/8 ... 6/8	H	H	H	H	H	L	L	H	L	H
6/8 ... 7/8	H	H	H	H	H	H	L	H	H	L
7/8 ... 8/8	H	H	H	H	H	H	H	H	H	H

gangssignale zum Ausgangssignal entsprechend der gewünschten Ausgangscodierung vornimmt. Tabelle 3.1. zeigt die logischen Verhältnisse bei binärer Codierung des Ausgangssignals für den parallelen 3-bit-AD-Umsetzer nach Bild 3.8. Eine mögliche NAND-Realisierung, die mit Grundgattern der TTL- bzw. CMOS-Reihe aufgebaut werden kann, zeigt Bild 3.9.



Bild 3.9
Codierschaltung für den parallelen AD-Umsetzer nach Bild 3.8

Der Vorteil des parallelen AD-Umsetzers liegt in seiner kurzen Verarbeitungszeit, die praktisch durch die Komparator- bzw. Gatterschaltzeiten bestimmt wird. Dieser Vorteil muß aber durch einen beträchtlichen Bauelementeaufwand erkauft werden.
Selbst bei Verwendung von Mehrfach-Operationsverstärkern als Komparatoren werden 4-bit-Umsetzer für den Amateur die Grenze darstellen.
Der angegebene 3-bit-Umsetzer läßt sich bei Verwendung von 4fach-Operationsverstärkern mit TTL-kompatibler Ausgangsstufe bereits mit nur 5 Schaltkreisen (2 4fach-OV, 2 *D100* oder *U4011*, 1 *D104* oder *U40098*) realisieren.

3.7. AD-Umsetzer nach dem Verfahren der sukzessiven Approximation

Beim AD-Umsetzer nach dem Verfahren der sukzessiven Approximation wird die Eingangsspannung mit der Spannung eines DA-Umsetzers verglichen. Durch eine Steuerlogik wird der DA-Umsetzer bitweise angesteuert und das Komparatorausgangssignal bestimmt, ob das jeweilige bit im Ausgaberegister gesetzt oder nicht gesetzt wird. Bild 3.10 zeigt den Übersichtsschaltplan eines solchen Umsetzers.



Bild 3.10
Übersichtsschaltplan des AD-Umsetzers nach dem Prinzip der sukzessiven Approximation

Bild 3.11 zeigt für einen 3-bit-Umsetzer das Impulsdiagramm am Ausgang des DA-Umsetzers.



Bild 3.11 Impulsdiagramm des AD-Umsetzers nach Bild 3.10

Nach dem Start der Umsetzung wird das MSB gesetzt, und das Ausgangssignal des DA-Umsetzers nimmt den Wert 1/2 FS an. Da das Ausgangssignal des DA-Umsetzers kleiner als die Eingangsspannung ist, bleibt das MSB gesetzt. Im nächsten Schritt wird zusätzlich zum MSB das zweite bit gesetzt, wodurch die Ausgangsspannung des DA-Umsetzers den Wert 3/4 FS annimmt. Diese Spannung überschreitet die angenommene Eingangsspannung, und das zweite bit wird zurückgesetzt. Im nächsten Schritt wird das LSB gesetzt, wodurch 5/8 FS am Komparator anliegen. Dieser Wert ist kleiner, deshalb bleibt das LSB gesetzt. Dem Eingangssignal wurde eine Spannung von 1/16 FS additiv überlagert (1/2 LSB), damit die Umschaltungen jeweils in der Mitte der Quantisierungsstufen erfolgen.

Die Eingangsspannung darf sich während des Umsetzvorganges nicht ändern, da sonst ein falscher Inhalt des Ausgaberegisters die Folge ist. Eine vorgeschaltete Sample-&-Hold-Schaltung kann diese Forderung erfüllen.

Die erforderliche Umsetzzeit ist unabhängig von der anliegenden Eingangsspannung und richtet sich nur nach der Auflösung des AD-Umsetzers. Ein Umsetzer von n bit benötigt n Umsetzschritte, deren Zeit durch die Schaltzeit des DA-Umsetzers und des Komparators bestimmt wird. Auch die Genauigkeit der

Umsetzerkennlinie wird durch den DA-Umsetzer und den Komparator beeinflußt. Nichtlinearitäten der Umsetzerkennlinie des DA-Umsetzers spiegeln sich unmittelbar in der Kennlinie des AD-Umsetzers wider.

3.8. AD-Umsetzer nach dem Zählverfahren

Der AD-Umsetzer nach dem Zählverfahren (counter-comparator A/D-converter) ist vergleichbar mit dem AD-Umsetzer nach dem Sägezahnverfahren. Ein Komparator vergleicht die analoge Eingangsspannung mit der Ausgangsspannung eines DA-Umsetzers, der durch einen Zähler angesteuert wird. Bild 3.12 zeigt das Schaltungsprinzip. Nach dem Start der Umsetzung wird der Zählerinhalt und damit das Ausgangssignal des DA-Umsetzers stetig erhöht, bis die Eingangsspannung überschritten wird. Das sich zu diesem Zeitpunkt ändernde Komparatorsignal stoppt den Zählvorgang. Der Zählerinhalt entspricht nun der gemessenen Eingangsspannung. Nach Speicherung des Zählerinhalts in einem Ausgaberegister ist der Umsetzer für den nächsten Umsetzvorgang bereit. Trotz des einfachen Schaltungskonzepts sind die erreichbaren Genauigkeiten sehr gut. Der Nachteil dieses Umsetzers besteht in der auflösungsabhängigen Umsetzzeit. Die maximale Umsetzzeit wird durch die Anzahl der erforderlichen Zählschritte und die Taktfrequenz bestimmt.



Bild 3.12 AD-Umsetzer nach dem Zählverfahren (Prinzip)

Ein 10-bit-Umsetzer mit einer Taktfrequenz von 10 MHz benötigt mehr als 100 μs Umsetzzeit für eine dem FS-Wert entsprechende Eingangsspannung.

Eine Variante des beschriebenen Umsetzers ist der sogenannte Servoumsetzer, bei welchem ein Vor-Rückwärts-Zähler verwendet wird. Bild 3.13 zeigt das Schaltungsprinzip eines solchen Servoumsetzers. Der Komparator vergleicht das analoge Eingangssignal mit dem Ausgangssignal des DA-Umsetzers. Ist das Eingangssignal größer, wird das Taktsignal auf den Eingang für das Rückwärtszählen geschaltet. Beim Unterschreiten der Ausgangsspannung des DA-Umsetzers schaltet der Komparator wieder um, wodurch ein Vorwärtszählen erfolgt. Eine konstante Eingangsspannung bewirkt deshalb ein ständiges Umschalten von Vorwärts- zu Rückwärtszählen und umgekehrt. Kleinen Signaländerungen kann der Servoumsetzer schnell folgen. Bei Änderung des Eingangssignals über den gesamten Bereich der Signalgröße (FS-Änderung) ergibt sich keine Verbesserung gegenüber dem AD-Umsetzer nach dem Zählverfahren. Abschließend sei auf die Eignung dieses Umsetzers für Sample-&-Hold-Schaltungen hingewiesen. Der notwendige Zusatz wurde in Bild 3.13 gestrichelt eingezeichnet. «H» am Steuereingang beeinflußt die Wirkungsweise der Schaltung nicht. Der Ausgang des DA-Umsetzers folgt im Rahmen der dynamischen Bedingungen des Schaltungsprinzips der analogen Eingangsspannung. Wechselt das Signal am Steuereingang von «H» nach



Bild 3.13 Servoumsetzer (Prinzip)

«L», wird die Taktzuführung zu beiden Takteingängen des Vor-Rückwärts-Zählers unterbrochen. Diese Unterbrechung bewirkt eine Auftrennung des Regelkreises und damit einen konstanten Zählerinhalt.
Das Ausgangssignal kann sowohl analog als auch digital abgegriffen werden. Schwierigkeiten bezüglich der Haltezeitkonstanten können infolge der digitalen Speicherung nicht mehr auftreten.

4. Verfahren zur DA-Umsetzung

Für die DA-Umsetzung gibt es eine Vielzahl unterschiedlicher Verfahren. Neben dem parallelen Betrieb, bei welchem alle bits gleichzeitig dem Umsetzer zugeführt werden, sind Umsetzer bekannt, die Signale in seriell binär codierter Form verarbeiten. Bei den indirekten Verfahren wird das binäre Eingangssignal über eine Zwischengröße (z. B. Pulsbreite) in ein analoges Signal gewandelt.
Praktische Bedeutung für allgemeine Anwendungen haben die parallelen Umsetzverfahren. Diese Verfahren arbeiten sehr schnell, da praktisch mit dem Anlegen des digitalen Eingangssignals das Ausgangssignal zur Verfügung steht. Die Umsetzzeit wird durch die Schaltzeiten der eingesetzten Analogschalter, durch parasitäre Kapazitäten und durch die endliche Spannungsanstiegsgeschwindigkeit der Operationsverstärker (slew rate) bestimmt.
Die folgenden Ausführungen beziehen sich aufgrund ihrer Bedeutung ausschließlich auf parallele DA-Umsetzer [9].

4.1. DA-Umsetzer mit gewichteten Widerständen

Der einfachste DA-Umsetzer wird durch eine Referenzspannungsquelle und einer durch die Anzahl der ankommenden Eingangsleitungen (bits) festgelegten Gruppe von abgestuften (binär gewichteten), geschalteten Widerständen gebildet. Bild 4.1 zeigt das Schaltungsprinzip. Der Summationspunkt des Operationsverstärkers stellt die «virtuelle» Masse dar, deshalb sind die den einzelnen bits entsprechenden Ströme nur durch die Referenzspannung und den betreffenden Widerstandswert (bei idealen Schaltereigenschaften) festgelegt. Der nachgeschaltete Operationsverstärker bildet einen Strom-Spannungs-Wandler und dient der Stromsummation.



Bild 4.1 DA-Umsetzer mit gewichteten Widerständen

Als Schalter lassen sich für diesen einfachen DA-Umsetzer für die Belange des Amateurs auch günstig REED-Relais, d. h. Relais mit Schutzrohrkontakten der Baureihen RGK 20, RGK 30 ..., verwenden. Zu beachten ist, daß die in der DDR angebotenen Schutzrohrkontakte nur Arbeitskontakte oder Schließer beinhalten. Der Anwendung dieser Kontakte sind damit bestimmte Grenzen gesetzt.

Wer auch hier nicht auf eine Realisierung mit den Mitteln der Halbleitertechnik verzichten will, setzt Bipolar- oder Feldeffekttransistoren als Schalter ein. Zu den meist verwendeten Schaltstufen mit Bipolartransistoren wird später noch einiges ausgeführt. Informationen zum Feldeffekttransistor sind in [10] enthalten. Außerdem sei auf integrierte CMOS-Analogschalter verwiesen (*4007, 4016, 4066*), die mit der Verfügbarkeit der IS *V 4007 D* (VEB *Mikroelektronik «Karl Marx»* Erfurt) ebenfalls zum Einsatz kommen können.

Im Anhang ist die Anwendung des Schaltkreises *4007* als Analogschalter beschrieben. Nicht unerwähnt bleiben sollen aber die gegenüber Bipolartransistoren verschlechterten dynamischen Eigenschaften, die durch die hochohmige Auslegung dieser Schaltkreise zu erwarten sind.

Betrachtet man Bild 4.1, wird auch gleich der Hauptnachteil dieses einfachen DA-Umsetzers deutlich, der für Amateurbelange jedoch nicht so sehr ins Gewicht fallen muß. Will man einen 10-bit-DA-Umsetzer nach dem gezeigten Schaltungsprinzip aufbauen, werden Widerstände in einem Bereich von 1024 : 1 benö-

tigt. Das bedeutet, daß bei einem Widerstand von 10 kΩ für das MSB der das LSB bestimmende Widerstand etwa 10 MΩ betragen muß. Bei den üblicherweise verwendeten Widerstandsnetzwerken auf der Basis von Dickschicht- bzw. Dünnschichttechnik bereitet ein solcher Widerstandsbereich prinzipielle Schwierigkeiten (und damit enorme Kosten). In industriellen Anwendungen wird ein solcher Umsetzer deshalb kaum zu finden sein. Für den Amateur gelten hier andere Gesichtspunkte, zumal auch häufig mit geringeren Auflösungen gearbeitet werden wird.
An einem kleinen Rechenbeispiel sollen die Genauigkeitsforderungen an die Wichtungswiderstände demonstriert werden.
Der Strom des MSB wurde durch die vorliegende Dimensionierung nach Bild 4.1 zu 1 mA festgelegt. Bei einem 8-bit-DA-Umsetzer wird dann der das LSB repräsentierende Strom 7,8 μA betragen. Eine Widerstandstoleranz von 1 % läßt den Strom des MSB um 10 μA streuen. Der entstehende Fehler liegt damit bereits bei 1,3 LSB. Den gleichen Einfluß haben unterschiedliche Temperaturkoeffizienten der Einzelwiderstände bei gleicher Temperatur bzw. unterschiedlichen Temperaturen der Einzelwiderstände bei gleichem Temperaturkoeffizienten. Hier ist der Grund für den Einsatz der diese Forderungen besser erfüllenden Widerstandsnetzwerke der Hybridtechnik zu suchen.
Sind die von den *Keramischen Werken* Hermsdorf angebotenen Netzwerke für den Amateur nicht greifbar, sollten folgende Regeln, die für den Amateur als Minimalforderungen anzusehen sind, unbedingt eingehalten werden:

- Bei diskretem Aufbau von Widerstandsnetzwerken Widerstände mit eingeengtem Temperaturkoeffizienten (z. B. Metallschichtwiderstände) verwenden.
- Ausmessen entsprechend erforderlicher Genauigkeit.
- Beim Ausmessen auf Temperaturausgleich achten.
  (Bereits die Handberührung beim Einsetzen in Meßfassung oder Meßklemmen verändert die Bauelementetemperatur und den Widerstandswert.)
- Gleiche Temperaturkoeffizienten der Einzelwiderstände.
- Geeignete Anordnung auf der Leiterplatte festlegen.
  (Sicherung des Temperaturgleichlaufs)



Bild 4.2 DA-Umsetzer mit identischen 4fach-Widerstandsnetzwerken

Diese Gesichtspunkte müssen auch bei der diskreten Realisierung der Widerstandsnetzwerke der folgenden Wandler berücksichtigt werden.

Zur Einschränkung des erforderlichen Widerstandsbereiches verwendet man Widerstandsnetzwerke mit zwischengeschalteter Dämpfung. Bild 4.2 zeigt das Schaltungsprinzip eines 8-bit-DA-Umsetzers mit zwei identischen 4fach-Widerstandsnetzwerken und zusätzlicher Dämpfung für die 4 niederwertigen bit. Zu beachten ist, daß der erforderliche Widerstandsbereich von 8 : 1 gegenüber 256 : 1 für den Umsetzer nach Bild 4.1 wesentlich günstiger für die Realisierung ist.

Die Wirkung des eingefügten Widerstandes zur Dämpfung der niederwertigen 4 bit verdeutlicht Bild 4.3. Es wird davon ausgegangen, daß nur das LSB gesetzt ist. Die Widerstände der höherwertigen 4 bit spielen bei der Betrachtung keine Rolle, da sie zwischen den Eingängen des Operationsverstärkers liegen. Die nach Masse geschalteten Widerstände der bit 5, 6 und 7 bilden mit dem Längswiderstand einen Stromteiler, der den durch den in der



Bild 4.3 Berechnung von Teilströmen

LSB-Leitung liegenden Widerstand fließenden Strom auf den geforderten Wert herunterteilt. Wie nach der Beziehung

$$I_8 = \frac{U_{\text{ref}}}{8R + (8R \parallel 4R \parallel 2R \parallel R)} \tag{4.1}$$

mit $U_{\text{ref}} = 10\,\text{V}$ und $R = 10\,\text{k}\Omega$ berechnet werden kann, beträgt der Strom $I_8 = 117{,}2\,\mu\text{A}$. Mit der Stromteilerregel berechnet man nun weiter nach Bild 4.3 den dem LSB entsprechenden Strom I_{LSB} mit

$$I_{\text{LSB}} = \frac{4R \parallel 2R \parallel R}{8R + (4R \parallel 2R \parallel R)} I_8 = 7{,}81\,\mu\text{A}. \tag{4.2}$$

Häufig stehen als steuernde Digitalsignale nicht binär codierte Signale, sondern Signale im BCD-Code zur Verfügung. Bei der vorliegenden Schaltung des DA-Umsetzers kann auf einen Codewandler verzichtet werden. Hierzu ist nur das Stromteilerverhältnis zu ändern, was durch einen Längswiderstand von $48\,\text{k}\Omega$ realisiert wird. Die veränderte Stromteilung kann man mit den oben angeführten Gleichungen leicht nachweisen.

4.2. DA-Umsetzer mit R-2R-Widerstandsnetzwerken

R-2R-Widerstandsnetzwerke gestatten eine günstige Auslegung von DA-Umsetzern bei guten technologischen Realisierungsmöglichkeiten auf der Grundlage der Hybridtechnik. Bild 4.4



Bild 4.4 DA-Umsetzer mit R-2R-Widerstandsnetzwerk und Strom-Spannungs-Wandler

zeigt einen DA-Umsetzer mit R-2R-Widerstandsnetzwerk und nachgeschaltetem Strom-Spannungs-Wandler.
Das Widerstandsnetzwerk wird je nach Stellung der Schalter durch die Referenzspannungsquelle versorgt. Ist nur das MSB gesetzt, fließt ein Strom $I_{MSB} = U_{ref}/2R$ in den Eingang des Strom-Spannungs-Wandlers. Das übrige Widerstandsnetzwerk ist wirkungslos, da es zwischen den Eingängen des Operationsverstärkers liegt. Man kann zeigen, daß bei gesetztem 2. bit der in den Strom-Spannungs-Wandler fließende Strom gleich $I_{MSB}/2$ ist.
Die in Bild 4.4 gezeigte Schaltungsanordnung eines DA-Umsetzers mit R-2R-Widerstandsnetzwerk ist nicht die einzige Anwendungsmöglichkeit. Bild 4.5 zeigt einen DA-Umsetzer mit R-2R-Widerstandsnetzwerk und nachgeschaltetem Spannungsfolger. Ist nur das MSB gesetzt, wird die Referenzspannung U_{ref} durch den sich ausbildenden Spannungsteiler $2R{:}2R$ auf $U_{ref}/2$ geteilt und steht unverändert, jedoch niederohmig am Ausgang des als Spannungsfolger geschalteten Operationsverstärkers zur Verfügung. Ist nun das bit 2 gesetzt, liegt nach Bild 4.6 eine Ersatzspannungsquelle mit $U_{ref}/2$ an einem Widerstandsteiler $2R{:}2R$, so wird die sich einstellende Spannung $U_{ref}/4$ betragen.
Eine weitere Variante eines DA-Umsetzers unter Nutzung von R-2R-Netzwerken zeigt Bild 4.7. Eingang und Ausgang des Widerstandnetzwerkes wurden hier vertauscht. Als letzte Variante soll ein DA-Umsetzer mit R-2R-Widerstandsnetzwerk und identischen Stromquellen betrachtet werden. In die Knoten des Widerstandsnetzwerkes werden identische Ströme einge-



Bild 4.5 DA-Umsetzer mit R-2R-Widerstandsnetzwerk und Spannungsfolger



Bild 4.6 Ersatzschaltung zur Berechnung der Ausgangsspannung



Bild 4.7 DA-Umsetzer mit R-2R-Widerstandsnetzwerk



Bild 4.8 DA-Umsetzer mit R-2R-Widerstandsnetzwerk und identischen Stromquellen

speist, die durch das Widerstandsnetzwerk aufgeteilt und durch den nachgeschalteten Strom-Spannungs-Wandler summiert werden. Bild 4.8 zeigt das Schaltungsprinzip. Die Vorteile dieser Schaltung liegen auf der Hand. Durch die Verwendung von R-2R-Widerstandsnetzwerken wird bei allen vorgestellten Umsetzerschaltungen die erforderliche Genauigkeit bei der Teilung der anliegenden Referenzgröße garantiert. Bei der Schaltung nach Bild 4.8 kommen die günstigen Realisierungsmöglichkeiten der Stromquellen mit integrierten Transistorarrays hinzu.

4.3. DA-Umsetzer mit gewichteten Strömen

Werden die zur Wichtung verwendeten Ströme in einem DA-Umsetzer bereits bewertet durch die Stromquellen zur Verfügung gestellt, kann auf das in Bild 4.8 gezeigte R-2R-Widerstandsnetzwerk verzichtet werden, und die Stromsummation erfolgt unmittelbar durch den nachgeschalteten Strom-Spannungs-Wandler (Bild 4.9). Um die Nachteile des großen Widerstandsbereichs der verwendeten Stromquellen-Emitterwiderstände, die bereits im Abschnitt 4.1. aufgeführt wurden, zu umgehen, wird im allgemeinen dieser DA-Umsetzer mit binär gestuften, 4fach-Stromquellen realisiert. Bild 4.10 zeigt das Schaltungsprinzip. Für die 4 höherwertigen bit ergibt sich keine Änderung gegenüber Bild 4.9. Die Ströme der 4 niederwertigen



Bild 4.9 DA-Umsetzer mit gewichteten Strömen



Bild 4.10 DA-Umsetzer mit binär gestuften 4fach-Stromquellen

bit werden vor der Stromsummation durch den Stromteiler geteilt, so daß beide 4fach-Stromquellen mit identischen Strömen bei einem Widerstandsverhältnis von 8 : 1 für die Emitterwiderstände arbeiten können.
Bevor auf einige schaltungstechnische Probleme, die bei den verschiedenen Umsetzern identisch sind, eingegangen wird, sollen abschließend die DA-Umsetzer mit gestuften Spannungen und mit Pulslängenmodulator betrachtet werden.

4.4. DA-Umsetzer mit gestuften Spannungen

Die bisher behandelten DA-Umsetzer hatten alle eine konstante Bezugsspannung gemeinsam. Prinzipiell kann aber auch eine Stromsummation über konstanten (gleich großen) Widerständen bei abgestuften Bezugsspannungen vorgenommen werden (Bild 4.11, [6], [9]. Die Referenzspannungsquelle U_{ref} wird durch n – 1 Spannungsteiler beschaltet. Für das MSB ist keine Teilung vorgesehen. Diese abgestuften Bezugsspannungen werden an einen Addierverstärker mit n Eingängen gleicher Wertigkeit geschaltet und die entstehenden Ströme im Eingangsknoten summiert. Die Signale der nichtbelegten Eingänge (bit) werden nach Masse abgeleitet. Die Berechnung der erforderlichen Teilerwiderstände kann nach der Beziehung

$$R_{Ti} = \frac{R_B}{2^i - 2} \quad , \quad (i = 1 \ldots n) \tag{4.3}$$

erfolgen.
R_B steht für einen Bezugswiderstand, der nach der Zahl der verwendeten Eingänge und dem Operationsverstärker ausgewählt werden muß. Für das MSB (i = 1) erhält man einen unendlichen Teilwiderstand, deshalb wird diese Spannung direkt dem Addierverstärker zugeführt.



Bild 4.11 DA-Umsetzer mit gewichteten Spannungen

4.5. DA-Umsetzer mit Pulslängenmodulator

Sehr einfache Schaltungsrealisierungen lassen sich bei DA-Umsetzern verwirklichen, wenn als analoge Zwischengröße die Pulsdauer eines periodischen Signals verwendet wird. Das eigentliche Ausgangssignal wird dann durch Integration über die Periodendauer erzeugt. Das Schaltungsprinzip eines solchen Wandlers zeigt Bild 4.12.
Durch einen Pulslängenmodulator wird je nach Lage des Ausgangssignals eine Referenzspannung oder Massepotential auf



Bild 4.12 DA-Umsetzer mit Pulslängenmodulator (Prinzip)

einen Integrator geschaltet. Der entstehende Mittelwert ist dann der Wert des digitalen Eingangssignals.

4.6. Schalter und Stromquellen in DA-Umsetzern

In den behandelten DA-Umsetzern wurden die Schalter durch mechanische Bauelemente symbolisiert. Auf den Einsatz von REED-Kontakten für DA-Umsetzer, die keine Schaltzeitforderungen zu erfüllen haben, wurde bereits hingewiesen. Hier sollen nur Schalter betrachtet werden, die mit amateurmäßigen Mitteln realisiert werden können (Diode, Transistor). Andere schaltungstechnische Maßnahmen (z. B. Transmissiongates in CMOS) sind im wesentlichen integrierten Schaltungsrealisierungen vorbehalten und werden im Anhang betrachtet.
Bei den eingesetzten Schaltern wird zwischen Strom- und Spannungsschaltern unterschieden. Spannungsschalter liegen an der Referenzspannung und Masse und haben konstante Impedanzverhältnisse in den verwendeten Widerstandsnetzwerken zu garantieren. Beim Schaltvorgang muß sich die über dem Schalter liegende Spannung ändern, wodurch Umladevorgänge mit endlichen Zeiten entstehen.
Stromschalter realisieren geringere Schaltzeiten, da der Strom der jeweiligen bit-Leitungen nicht unterbrochen, sondern nur «umgeleitet» wird. Die über den Schalter hervorgerufene Spannungsänderung ist dabei gering. In Bild 4.13 ist die Anordnung



Bild 4.13
Steuerung der Stromquellentransistoren beim DA-Umsetzer mit gewichteten Strömen, $U_{V10} = U_{ref}$

der als Schalter verwendeten Dioden bei einem DA-Umsetzer mit gewichteten Strömen angegeben. Die Transistoren V1 bis V4 sind Stromquellentransistoren, die durch die 4 binär gewichteten Widerstände $R1$ bis $R4$ einen der binären Eingangsbelegung des DA-Umsetzers entsprechenden Strom in den Eingangsknoten des Strom-Spannungs-Wandlers einspeisen können. Durch den Transistor V5 wird an die verbundenen Basen der Transistoren V1 bis V4 eine Spannung $U_B = U_S - U_{ref} + U_{BE}$ gelegt. Über den Widerständen $R1$ bis $R4$ liegt damit die Referenzspannung. Der als Diode geschaltete Transistor V5 dient der Kompensation des Temperaturkoeffizienten der Stromquellentransistoren. Wird die Z-Diode durch ein Präzisions-Referenzelement ersetzt und der für den Arbeitspunkt mit verschwindendem Temperaturkoeffizienten erforderliche Strom eingespeist, so sind auch die Ströme der Stromquellentransistoren nahezu temperaturunabhängig. Steht ein solches Referenzelement nicht zur Verfügung, sollten Z-Dioden mit einer Z-Spannung von etwa 6 V angewendet werden. In Abhängigkeit von der Dicke der Sperrschicht der Diode und damit von deren Durchbruch- oder Z-Spannung unterscheidet man für Spannungen $U_Z > 6\,V$ den Lawinendurchbruch und für Spannungen $U_Z < 6\,V$ den auf dem Tunneleffekt beruhenden sogenannten Zenerdurchbruch. Der Temperaturkoeffizient der Durchbruchspannung ist abhängig vom dominierenden Effekt, d. h., der Lawinendurchbruch zieht einen positiven, der Zenerdurchbruch einen negativen Temperaturkoeffizienten nach sich. Bei 6 V Durchbruchspannung heben sich die Wirkun-

gen beider Effekte etwa auf, so daß der Temperaturkoeffizient nahezu verschwindet [11].
Zum Ein- und Ausschalten der durch die Stromquellentransistoren V1 bis V4 bereitgestellten Ströme dienen die Dioden V6 bis V9. Wird, von den logischen Pegeln eines TTL-Eingangs abgeleitet, die Dimensionierung des DA-Umsetzereingangs vorgenommen, ist das Basispotential der Stromquellentransistoren auf $U_B = 1{,}4\,V$ zu legen. Setzt man eine Flußspannung für die Diode bzw. die Basis-Emitter-Strecke des Transistors von 0,6 V an, liegt das Emitterpotential des leitenden Transistors bei 2 V, so sind für einen minimalen H-Pegel von 2 V die Stromquellentransistoren sicher leitend. Beim maximalen L-Pegel von 0,8 V wird durch die Diode das Emitterpotential auf 1,4 V «geklemmt», wodurch der Strom der jeweiligen bit-Leitung über den steuernden Schaltkreisausgang nach Masse abgeleitet wird.
Die Nachteile dieser einfachen Ansteuerung der Stromquellentransistoren sollen an dieser Stelle nicht unerwähnt bleiben. Bei höheren Temperaturen steigt der Sperrstrom einer Diode beträchtlich an. Rechnet man näherungsweise mit einer Verdopplung des Sperrstroms je zehn Grad Temperaturänderung, sind bei einer Temperatur von 70 °C um einen Faktor von mehr als 30 vergrößerte Sperrströme zu erwarten, die zu beträchtlichen Fehlern führen können. Ein weiterer Fehler rührt von der Sperrschichtkapazität der bei «H» am Eingang gesperrten Schaltdiode her. Dynamisch werden Spannungsänderungen des Eingangssignals eingekoppelt, die von ihrem Pegel her nicht zur Umschaltung führen müssen, dennoch auf die Ausgangsgröße des Umsetzers überlagert werden. Je nach Einsatzfall sind diese Fehlereinflüsse zu berücksichtigen bzw. können vernachlässigt werden.
Eine Verbesserung der genannten Eigenschaften kann durch die gepufferten Schalter des in Bild 4.14 gezeigten Schaltungsdetails erreicht werden. Die Transistoren V1 bis V4 bilden die Stromquellen der bit-Leitungen. Die binäre Wichtung erfolgt wieder durch deren Emitterwiderstände. Zusätzlich sind an die Emitter die Puffertransistoren V5 bis V8 angeschlossen, deren Ströme die der jeweiligen bit-Leitung übersteigen. Eingeschaltet werden die Transistoren wie in Bild 4.13 durch die Dioden V9 bis V12. Liegt



Bild 4.14 Verbesserung der Schaltereigenschaften

H-Potential an einer Schaltdiode, wird der Stromfluß durch den Puffertransistor nicht unterbrochen. Dieser Strom wird in den Emitterknoten der zugehörigen bit-Leitung eingespeist und erzeugt am Emitterwiderstand einen solchen Spannungsabfall, daß das Emitterpotential des Stromquellentransistors über das entsprechende Basispotential angehoben und damit der Transistor gesperrt wird. Der mit zunehmender Temperatur auch hier ansteigende Sperrstrom unterstützt das Sperrverhalten des Transistors der entsprechenden bit-Leitung.

5. Zusatzbaugruppen für AD- und DA-Umsetzer

5.1. Referenzspannungsquellen

Die Genauigkeit jedes Umsetzers ist durch die Temperatur- und Langzeitdrift des Spannungsnormals begrenzt, auch wenn die Linearität der Umsetzung sehr gut ist [12].
Die Schaltung zur Erzeugung einer stabilen Referenzspannung hat die nachstehenden Aufgaben zu erfüllen:

- Ausregelung von Schwankungen der Versorgungsspannung.
- Versorgung der Z-Diode mit dem optimalen Strom.
- Normierung der Z-Dioden-Spannung auf den gewünschten Wert.
- Impedanzanpassung an den Verbraucher.
- Verringerung der Auswirkungen von Umgebungstemperaturänderungen.

Geht man beim Entwurf der Referenzspannungsquelle von einem erlaubten Fehler von 1/2 LSB durch eine Referenzspannungsdrift aus, kann die zulässige thermische Drift nach der Beziehung

$$\frac{\Delta U_{\text{ref}}}{\Delta \vartheta} = \frac{2^{-(N+1)}}{\Delta \vartheta} \tag{5.1}$$

berechnet werden. N bezeichnet die Auflösung des AD-Umsetzers und $\Delta\vartheta$ den zu betrachtenden Temperaturbereich. Abgeleitet aus Gl. (5.1), können die in Tabelle 5.1. angegebenen Werte für die maximal zulässige Drift berechnet werden.
Während für industrielle Anforderungen hohe Forderungen an die thermische Stabilität der Referenzspannung gestellt werden (besser 20 ppm/K*), können für den Einsatz beim Amateur Driftwerte von 100 ppm/K als ausreichend betrachtet werden.

* ppm – part per million
1 ppm = 0,001 ‰ = 0,0001 %

Tabelle 5.1. Maximal zulässige Drift der Referenzspannung in ppm/K bei binär codierten Umsetzern

Temperaturänderung in K	Auflösung 6 bit	8 bit	10 bit	12 bit	14 bit
10	780	190	50	12	3
25	310	80	20	5	1,2
50	160	40	10	2,5	0,6
75	100	26	7	1,6	0,4
100	80	19	5	1,2	0,3
125	60	16	4	1	0,2

Unter den genannten Voraussetzungen trägt das Temperaturverhalten der Z-Diode den Hauptanteil an der zu erwartenden Drift. Des weiteren sind die Offsetspannungsdrift des Operationverstärkers und der Temperaturgang der Widerstandsbeschaltung zu beachten. Der Einfluß der Versorgungsspannung kann durch eine entsprechende Vorstabilisierung auf Abweichungen von kleiner 1 %, wie sie für die Versorgungsspannung weiterer analoger Schaltungsteile ohnehin üblich ist, vernachlässigt werden. Zur Festlegung des geforderten Z-Diodenstroms reicht dann im allgemeinen ein engtolerierter Widerstand mit geringem Temperaturkoeffizienten aus.

Zur Demonstration der resultierenden Fehler wird im folgenden der Entwurf einer 10-V-Referenzspannungsquelle unter Verwendung von Bauelementen, die dem Amateur zugänglich sind, betrachtet. Bild 5.1 zeigt das Schaltbild der betreffenden Referenzspannungsquelle.

Die eigentliche Referenzspannungsquelle wird durch das Referenzelement *SZY 23* gebildet. Bei diesem Bauelement wird durch eine Diodenkombination ein sehr kleiner Temperaturkoeffizient der Referenzspannung erreicht. Vom Hersteller werden für den entsprechenden Arbeitspunkt $I_Z = 5\,\text{mA}$ die folgenden Kennwerte angegeben [13]:

Z-Spannung	$U_Z = (8{,}4 \pm 0{,}4)\,\text{V}$
Z-Widerstand	$\bar{r}_Z = 15\,\Omega$
TK der Z-Spannung	$TK_{UZ} \leqq 10\,\text{ppm/K}$



Bild 5.1
Referenzspannungsquelle für $U_{ref} = 10\,V$

Um am Ausgang eine Referenzspannung von 10 V zu erhalten, ist durch den Operationsverstärker ein Verstärkungsfaktor von $\nu_U = 1{,}2$ sicherzustellen. Die Einstellmittel dienen dem Ausgleich der Toleranz der Z-Spannung. Der geforderte Z-Dioden-Strom von $I_Z = 5\,mA$ wird durch einen Widerstand von $R_V = 1{,}3\,k\Omega$ eingeprägt. Bei einem mittleren Z-Widerstand von $\overline{r}_Z = 15\,\Omega$ bewirken die zulässigen 1 % Versorgungsspannungsänderung immerhin eine Änderung der Referenzspannung von $U_{ref} = 2\,mV$, was einem relativen Fehler von 200 ppm entspricht. Demgegenüber bewirkt der Temperaturkoeffizient der Z-Spannung nur einen Fehler von 12 ppm/K. Der verwendete Operationsverstärker *MAA 741* (TESLA) hat nach Herstellerangaben eine Offsetspannungsdrift von typisch 10 μV/K (Informationswert) [14], wogegen für den internationalen Typ 15 μV/K angegeben werden. Geht man vom höheren Wert aus, bewirkt die thermische Offsetspannungsdrift am Ausgang einen Fehler von 2 ppm/K. Als letzte Einflußgröße soll der thermische Gleichlauf der Widerstandsbeschaltung betrachtet werden. Kommen als verstärkungsbestimmende Widerstände solche mit einem geringen Temperaturkoeffizienten (z. B. *TK 100*) zum Einsatz, kann man leicht nachweisen, daß das Widerstandsverhältnis mit weniger als 100 ppm/K driftet. Voraussetzung ist dabei eine entsprechende Leiterplattengestaltung, damit die Widerstände gleichen äußeren Bedingungen ausgesetzt sind. Im vorliegenden Fall liegt das Widerstandsverhältnis bei 0,2 (Verstärkungsfaktor $\nu_U = 1{,}2$), wodurch maximal 20 ppm/K thermische Drift zu erwarten sind. Betrachtet man den resultierenden Fehler, dann ist unter den in



Bild 5.2
Referenzspannungsquelle für $U_{ref} = 10\,V$ (2. Variante)

Bild 5.1 getroffenen Festlegungen mit einer thermischen Drift der Referenzspannung von weniger als 50 ppm/K zu rechnen. Kritisch ist die durch die Betriebsspannungsänderungen hervorgerufene Drift, die im vorliegenden Fall 200 ppm/K beträgt. Letzterer Fehler kann durch eine dynamische Vergrößerung des Z-Dioden-Vorwiderstands reduziert werden. Hierzu lassen sich Konstantstromquellen als Vorwiderstand einsetzen, bzw. der Vorwiderstand wird von der Referenzspannung selbst gespeist. Nachteilig an diesem Schaltungsprinzip sind die u. U. auftretenden Startprobleme, die aber durch zusätzliche Aufwendungen beseitigt werden können. Bild 5.2 zeigt die Erzeugung des die Z-Diode speisenden Konstantstroms aus der Referenzspannung. Durch die an den Operationsverstärkerausgang geschalteten Widerstände wird ein sicheres Startverhalten der Schaltung beim Zuschalten der Betriebsspannung garantiert.

5.2. Komparatoren

Ein idealer Komparator sollte unendliche Verstärkung und eine gegen Null gehende Verzögerungszeit aufweisen. Reale Komparatoren haben jedoch Eigenschaften, die mit denen realer Operationsverstärker vergleichbar sind; z. B. endliche Verstärkung, endliche Bandbreite, endliche «Slew-Rate», endlicher Eingangswiderstand sowie nicht zu vernachlässigende Offset- und Driftwerte.

Für den Einsatz von Komparatoren gibt es grundsätzlich 2 unterschiedliche Betriebsarten.
Beim Spannungsvergleich wird die Ausgangsspannung eines DA-Umsetzers in Form einer Spannung an den invertierenden Eingang, die Analogspannung an den nichtinvertierenden Eingang des Komparators gelegt. Von so eingesetzten Komparatoren wird eine hohe Gleichtakt-Unterdrückung verlangt. Häufig wird die Spannung am Komparatoreingang auf einen Bereich zwischen 0 V und 1 V gesetzt, um unnötig große Aussteuerungen im Gleichtaktbereich zu vermeiden.
Beim Stromvergleich ist die Gleichtaktaussteuerung vernachlässigbar, deshalb braucht man die Gleichtaktunterdrückung des Komparators nicht weiter zu beachten.
Bedingt durch die endliche Verstärkung des Komparators, gibt es einen Eingangsspannungsbereich, in dem der Komparator als linearer Verstärker zu betrachten ist. Ausgehend von einem TTL-Ausgangsspannungshub von (2,4–0,4) V = 2 V würde dieser Eingangsspannungsbereich bei einer Verstärkung von z. B. 2000 gerade 1 mV betragen. Für einen AD-Umsetzer mit einer Auflösung von 12 bit entspräche das bei einem Eingangsspannungsbereich von 0 V bis 10 V bereits einem Fehler von ½ LSB. Der gleiche Fehler würde durch eine Offsetspannung von 1 mV entstehen. Da die Offsetgrößen generell driften, ist den entsprechenden Koeffizienten, vor allem aber dem Temperaturkoeffizienten, besondere Beachtung zu schenken. In [15] wurde gezeigt, wie der durch Offsetspannung, Offsetstrom und endliche Verstärkung hervorgerufene Komparatorfehler in AD-Umsetzern rechnerisch ermittelt werden kann. Für einmalige Abschätzungen kann natürlich auf die dargestellte, programmierte Berechnung verzichtet werden.
Ein weiteres Problem beim Einsatz von Komparatoren ist deren Stabilität im linearen Bereich. Hier liegt praktisch ein Operationsverstärker **ohne** Gegenkopplung bei großer Bandbreite vor. Bereits geringe parasitäre Kapazitäten können unerwünschte Schwingerscheinungen hervorrufen. Für den Leiterplattenentwurf gilt es deshalb, eine kapazitätsarme Leiterzuführung sowie die Trennung von analoger und digitaler Masse vorzusehen.

6. Schaltbeispiele ausgewählter DA-Umsetzer

Nach der Behandlung einiger Schaltungsprinzipien für die DA-Umsetzung werden in diesem Abschnitt Schaltbeispiele für die DA-Umsetzung behandelt.
Da DA-Umsetzer auch als Baugruppe in den meisten AD-Umsetzern enthalten sind, ist das von besonderer Wichtigkeit.

6.1. DA-Umsetzer mit gewichteten Widerständen

DA-Umsetzer mit gewichteten Widerständen bestehen neben der binär gestuften Widerstandsgruppe und den zugehörigen Schaltern aus einer digitalen Ansteuerschaltung sowie einer analogen Schaltung zur Stromsummation (Bild 6.1, [16]).
Die elektronischen Schalter werden durch Bipolartransistoren gebildet, die durch die vorgeschalteten Gatter gegenläufig angesteuert werden. Liegt am Eingang e_i H-Potential, so ist der obere Transistor durchgesteuert und der Widerstand R_i mit der Referenzspannung U_{ref} verbunden. Im anderen Fall liegt R_i auf Massepotential. Als Fehler geht bei so gestalteten Schaltern die Sättigungsspannung des durchgesteuerten Transistors U_{CEX} ein. Um diese Spannung möglichst gering zu halten, sollten die Widerstände nicht zu klein gewählt werden. Natürlich sind die Werte nach oben aufgrund der Erkennbarkeit der Ströme ebenfalls begrenzt. Der Strom-Spannungs-Wandler-OPV dient zur Summation der fließenden Ströme. Der OPV N3 invertiert das Ausgangssignal des Strom-Spannungs-Wandlers. Es wurden Einstellmittel für den Nullabgleich (Offset) und für die Verstärkung in der Schaltung vorgesehen. Die Referenzspannung wird konventionell erzeugt und zu $U_{ref} = 1\,V$ festgelegt.
Bei einem Fehler der Widerstände von kleiner 0,1 % erreicht man einen Linearitätsfehler kleiner 0,5 % und einen Fehler der Ausgangsspannung von kleiner 0,1 % [16].



Bild 6.1 Stromlaufplan eines DA-Umsetzers mit gewichteten Widerständen

6.2. DA-Umsetzer mit R-2R-Widerstandsnetzwerk

R-2R-Widerstandsnetzwerke werden in den meisten Fällen durch Hybridschaltkreise gebildet und in der DDR vom VEB *Keramische Werke* Hermsdorf angeboten. Die Realisierung eines solchen Netzwerkes mit den Mitteln der Dünnschicht- oder Dickschichthybridtechnik garantiert die für Umsetzer mit mehr als 8 bit erforderlichen Genauigkeiten. Der Amateur kann natürlich ein solches Netzwerk auch diskret realisieren, wobei bereits beim Einsatz von Widerständen mit einem Temperaturkoeffizienten *TK 100* eine deutliche Verschlechterung der Driftwerte gegenüber integrierten Widerstandsnetzwerken zu erwarten ist. Bild 6.2 zeigt eine Hybridrealisierung [17].

Die Referenzspannung von $U_{ref} = 10\,V$ wird mit einem Referenzelement *SZY 23* und einer Verstärkerschaltung, bestehend aus dem OPV N1 und dem Transistor VT1, erzeugt. Mit dem Widerstand können die Toleranzen der Z-Spannung des Referenzelements ausgeglichen werden. Die das R-2R-Widerstandsnetzwerk speisenden Konstantstromquellen werden durch Transistor-Arrays *B 340* gebildet, deren Basispotential durch den Operationsverstärker N2 geregelt wird. Das Basispotential wird so eingestellt, daß durch den Referenztransistor ein Strom von $I_{ref} = U_{ref}/2R$ fließt, der infolge gleicher Beschaltung auch durch jeden (eingeschalteten) Transistor fließt. Die Verwendung von Transistor-Arrays mit nahezu identischen Transistoren und engtolerierten Emitterwiderständen (Hybridschaltung) garantiert die erforderlichen Genauigkeiten. Wird an die digitalen Eingänge H-Potential gelegt, bricht die Z-Diode durch, und das Emitterpotential des Stromquellentransistors wird über das der Basis angehoben. Damit schaltet die betreffende Stromquelle ab. Die Ströme der eingeschalteten Stromquellen werden dann in bekannter Weise im R-2R-Widerstandsnetzwerk gewichtet und im nachgeschalteten Strom-Spannungs-Wandler summiert. Als Strom-Spannungs-Wandler arbeitet der Operationsverstärker N3. Die an den nichtinvertierenden Eingang führende Spannung wurde schaltbar ausgelegt, wodurch bipolarer (−5,000 ... 4,980) V bzw. unipolarer (0 ... 9,980) V Betrieb realisiert werden kann.



Bild 6.2 Stromlaufplan eines DA-Umsetzers mit R-2R-Widerstandsnetzwerk

6.3. DA-Umsetzer mit gewichteten Spannungen

DA-Umsetzer mit gewichteten Spannungen haben eine Referenzspannungsquelle, die binär abgestufte Teilspannungen für die Summation zur Verfügung stellt. Je nach Wertigkeit der digitalen Eingangsinformation werden diese Spannungen über Widerstände auf den Eingangsknoten eines Strom-Spannungs-Wandlers geschaltet. Bild 6.3 zeigt den Stromlaufplan eines solchen DA-Umsetzers, der unter Verwendung von Hochvolt-MOS-Schaltkreisen aufgebaut wurde [18].
Durch den Operationsverstärker N1 wird in Verbindung mit dem Widerstand $R1$ und dem Referenzelement VD1 die Referenzspannung erzeugt. Abgeleitet von dieser Referenzspannung, deren Höhe durch die Z-Spannung des Referenzelements festgelegt ist, lassen sich die Teilspannungen über Feintrieb-Potentiometer einstellbar abgreifen. Über die Widerstände $R9$ bis $R16$ werden diese Spannungen an den Analogschalter (*U 105, SMY 51*) gelegt. Die Sourceanschlüsse der als Analogschalter verwendeten IS *U 105* und des Doppel-MOSFET *SMY 51* sind verbunden und werden zum Strom-Spannungs-Wandler geführt. Als Operationsverstärker wurde hier der sowjetische Typ *K 140 UD 8* (äquivalent *μA 740*) eingesetzt, um bei der Verarbeitung des minimalen Stromes von 1μA keine Verfälschung durch die Eingangsströme des Operationsverstärkers zu erhalten. Beide Operationsverstärker lassen sich natürlich durch den Doppel-Operationsverstärker *B 082* (HFO) realisieren.
Die Ansteuerung des Analogschalters wird für jede Stelle (Einer, Zehntel) durch zwei Programmwahlschaltkreise *U 710 D* vorgenommen. Entsprechend der Funktionsweise des Programmwahlschaltkreises ist jeweils nur eine Eingangsleitung zu aktivieren.
Die vorgestellte Schaltungsrealisierung läßt sich überall dort vorteilhaft einsetzen, wo zur Ansteuerung keine binär codierten Signale verwendet werden. Als Beispiel soll hier eine schalterprogrammierte Speisespannungsquelle angeführt werden. Dem eigentlichen DA-Umsetzer wäre dann noch eine Leistungsstufe (Booster) nachzuschalten.



Bild 6.3 Stromlaufplan eines DA-Umsetzers mit gewichteten Spannungen

6.4. DA-Umsetzer mit Pulslängenmodulator

In Bild 6.4 ist die Schaltungsrealisierung eines weitgehend digital realisierten DA-Umsetzers mit einer Auflösung von 12 bit angegeben. Eine Schaltung für 3 Digit (d. h. BCD-codierte Eingabe des Digitalwertes) ist in [19] zu finden.
Von einem Taktgenerator werden 2 aus je 3 Schaltkreisen *D 193* bestehende Zähler angesteuert. Der Referenzzähler liefert nach jeweils 4095 Takten einen Übertrag, durch den das digitale Eingangssignal in den Vorwahlzähler geladen wird. Mit der Rückflanke dieses Impulses wird das D-Flip-Flop getriggert. Am Ausgang des Vorwahlzählers, der als Rückwärtszähler beschaltet ist, erhält man nach n Takten einen Übertrag, der das D-FF rücksetzt. Hierbei entspricht n dem Wert des digitalen Eingangssignals.
Als geschaltete Referenzspannungsquelle findet der integrierte Spannungsregler 723, z. B. *MAA 723* (TESLA Roźnov), *IL 723* (SFRJ) Verwendung. Die Innenschaltung dieses Schaltkreises ist in [20] zu finden. Über den für die Strombegrenzung vorgesehenen Transistor kann die Steuerung der Referenzspannungsquelle erfolgen (Anschluß 10). Ist am Ausgang des D-FF «H», wird über den Widerstand *R*2 ein Strom in den Steuereingang (10) gespeist, und die Ausgangsspannung der Referenzspannungsquelle geht gegen Null. «L» am Ausgang des D-FF bewirkt die normale Arbeitsweise der Referenzspannungsquelle. Die Mittelwertbildung wird durch das *RC*-Glied *R*7 *C*4 vorgenommen, das durch den OPV N1 gegen die nachfolgende Schaltung entkoppelt ist. Zur Realisierung eines entsprechend hochohmigen Abgriffs der Kondensatorspannung wird wieder ein OPV mit FET-Eingängen verwendet.
Bei der vorliegenden Dimensionierung des Taktgenerators ist mit einer Taktfrequenz von etwa 70 kHz zu rechnen. Es entsteht eine Umsetzzeit von rund 60 ms. Die Zeitkonstante des für die Glättung verantwortlichen *RC*-Glieds muß viel größer sein und beträgt im vorliegenden Fall 680 ms. Die Einstellzeit der Ausgangsspannung ist proportional zur Zeitkonstanten des *RC*-Glieds. Es muß deshalb ein geeigneter Kompromiß gefunden



Bild 6.4 Stromlaufplan des DA-Umsetzers mit Pulslängenmodulator. ($R = 680 = R_4$; $R_8 = 2M\Omega$, zusätzliche Offsetbeschaltung der *B-080*-Standardschaltung)

werden. Die Wahl der Taktfrequenz ist von den Schaltereigenschaften des Spannungsreglers abhängig. Die Schaltflanken des in [19] verwendeten *IL 723* lagen bei etwa 2μs. Damit wird der Taktfrequenz nach oben eine Grenze gesetzt.
Die Kalibrierung des DA-Umsetzers erfolgt für den Nullpunkt bei einer Eingangsbelegung $(\text{ØØØ})_H$ durch $R8$ (Offset) zu $U_A = 0\,V$. Das Bereichsende ist mit $R4$ (Referenzspannung) bei einer Eingangsbelegung $(FFF)_H$ zu $U_A = 9{,}9976\,V$ einzustellen.

6.5. DA-Umsetzer mit dem Schaltkreis *C 565X D*

Als letzte praktisch realisierte DA-Umsetzerschaltung soll der integrierte Schaltkreis *C 565X D* betrachtet werden, der als 1. monolithisch integrierter DA-Umsetzerschaltkreis durch den VEB *Halbleiterwerk* Frankfurt (Oder) angeboten wird. Der IS *C565XD* hat ein 24poliges DIL-Plastgehäuse und wird in 3 Varianten angeboten. Der *C 5658 D* hat eine Auflösung von 8 bit, der *C 5650 D* eine von 10 bit und der *C 565 D* eine von 12 bit. Die Anschlußbelegungen der 3 Schaltkreise sind identisch, wobei die bei den Umsetzerschaltkreisen mit 8 bit bzw. 10 bit nicht benötigten Anschlüsse frei bleiben.
Neben den acht Eingangsleitungen für das digitale Eingangssignal hat der Schaltkreis eine interne Z-Dioden-Referenzspannungsquelle und einen Stromausgang. Die notwendigen Gegenkopplungswiderstände für den Anschluß eines Operationsverstärkers zur Strom-Spannungs-Wandlung sind integriert.
In Bild 6.5 ist das Schaltbild eines 8-bit-DA-Umsetzers unter Verwendung der internen Referenzspannung für einen Ausgangsspannungsbereich von (0 ... 10) V angegeben.
Die durch 47μF || 47 nF abgeblockten Betriebsspannungen werden an die Anschlüsse (3) und (7) der IS geführt. Die Masse des DA-Umsetzers (12) wird mit der Masse der internen Referenzspannungsquelle (5) verbunden. Desgleichen wird der Referenzspannungsausgang (4) mit dem Referenzspannungseingang des DA-Umsetzers (6) verbunden. Durch den Stromausgang (9) des DA-Umsetzers wird entsprechend der Eingangsbelegung an den



Bild 6.5 DA-Umsetzer mit dem Schaltkreis *C5658 D (AD565)* unter Verwendung der internen Referenzspannungsquelle

Eingängen (17) bis (24) der Strom-Spannungs-Wandler gespeist, dessen Rückführungswiderstand (teilweise) integriert ist (10). Bei der Eingangsbelegung $(\text{øø})_{\text{H}}$ kann der Offset durch eine Spannung am Anschluß (8) zu Null gestellt werden. Zu diesem Zweck wird die Spannung vom Potentiometer P1 (im Verhältnis 1 : 1000 geteilt) auf den Anschluß (8) geschaltet. Bei einer Eingangsbelegung $(\text{FF})_{\text{H}}$ kann über das Potentiometer P2 der Rückführungswiderstand des Strom-Spannungs-Wandlers beeinflußt werden, womit der erforderliche Ausgangsspannungswert von $U_{\text{A}} = 9{,}961\,\text{V}$ eingestellt wird.

Reicht die durch die interne Referenzspannungsquelle erreichbare Temperaturstabilität des DA-Umsetzers nicht aus, kann mit einer stabileren, externen Referenzspannungsquelle gearbeitet werden. Am Beispiel des in Bild 6.6 gezeigten 8-bit-DA-Umsetzers für eine bipolare Ausgangsspannung von $(-2{,}5 \ldots 2{,}5)\,\text{V}$ soll dieser Sachverhalt erläutert werden. Die Referenzspannungsquelle wird unter Verwendung eines Referenzelementes *B 589* (HFO) durch den OPV N1 gebildet. Am Ausgang der Referenzspannungsquelle werden mit Hilfe des Potentiometers P2 $U_{\text{ref}} = 10\,\text{V}$ eingestellt, die dann an den Referenzspannungseingang (6) des DA-Umsetzers geführt werden.

Bei Bipolarbetrieb wird der Eingang für den Nullabgleich (8) über einen Widerstand mit der Referenzspannung verbunden.



Bild 6.6 DA-Umsetzer mit dem Schaltkreis *C5658 D (AD565)* und externer Referenzspannungsquelle

Mit dem Potentiometer kann nun bei der Eingangsbelegung $(\text{øø})_H$ der «Nullpunkt» zu $U_A = -2{,}5\,V$ eigestellt werden. Für den FS-Wert der Ausgangsspannung gibt es zwei in der Praxis verwendete Möglichkeiten. Wird die Ausgangsspannung bei der Eingangsbelegung $(FF)_H$ zu $U_A = 2{,}48\,V$ eingestellt, dann erhält man bei der Eingangsbelegung $(80)_H$ exakt die Spannung $U_A = 0\,V$ am Ausgang. Will man einen symmetrischen Ausgangsspannungsbereich erhalten, d. h., der Eigangsbelegung $(FF)_H$ soll eine Ausgangsspannung $U_A = 2{,}5\,V$ entsprechen, wird für keine der möglichen Eingangsbelegungen der Ausgangsspannungswert $U_A = 0\,V$ erreicht. Bei der Belegung $(8\text{ø})_H$ liegt die Ausgangsspannung bei $U_A = 9{,}8\,mV$. Das LSB beträgt hier $U_A(LSB) = 19{,}6\,mV$.

Welche Art der Kalibrierung im konkreten Anwendungsfall verwendet werden soll, muß von Fall zu Fall entschieden werden.

Am Beispiel der in den Bildern 6.5 und 6.6 gezeigten Schaltungen mit einem integrierten DA-Umsetzerschaltkreis wurde verdeutlicht, in welchem Maße sich der Schaltungsaufwand reduziert. Die Vorteile bezüglich Genauigkeit und Drift durch die monolithische Integration brauchen nicht besonders hervorgehoben zu werden.

7. Schaltbeispiele ausgewählter AD-Umsetzer

Nach der Behandlung einiger wesentlicher Schaltungsprinzipien für die AD-Umsetzung werden in diesem Abschnitt Schaltbeispiele für AD-Umsetzer vorgestellt. Dabei wird unterschieden, ob integrierte AD-Umsetzerschaltkreise verwendet werden oder die Realisierung mit niedriger integrierten Standardschaltkreisen und diskreten Mitteln vorgenommen wird.

7.1. Schaltbeispiele von AD-Umsetzern ohne integrierten AD-Umsetzerschaltkreis

Integrierte AD-Umsetzerschaltkreise sind momentan für den Amateur noch nicht immer verfügbar, deshalb dürfte es bei geringeren Genauigkeitsanforderungen noch durchaus lohnend sein, AD-Umsetzer mit konventionellen Mitteln aufzubauen. Nicht zu unterschätzen ist dabei jedoch der selbst bei Wandlern geringerer Genauigkeit entstehende Realisierungsaufwand.

7.1.1. AD-Umsetzer nach dem Verfahren der sukzessiven Approximation

Nach Abschnitt 3.7. besteht dieser AD-Umsetzer aus drei wesentlichen Bestandteilen. Zum Spannungsvergleich wird ein Komparator eingesetzt. Ihm werden die analoge Ausgangsspannung eines DA-Umsetzers und die analoge Eingangsspannung zugeführt. Die Steuerung des DA-Umsetzers wird durch das sogenannte *sukzessive Approximations-Register (SAR)* vorgenommen. Eine Schaltungsrealisierung dieses Registers zeigt Bild 7.1.

Das SAR besteht aus einem Schieberegister (2× *D195*) und den zugehörigen Speichern (4× *D174*). Durch den angelegten STROBE-Impuls werden die Speicher zurückgesetzt und verzö-



Bild 7.1 Stromlaufplan eines «Sukzessiven Approximations-Registers»

gert das Schieberegister geladen. Mit dem nun anliegenden Takt wird ein «L» durch das Schieberegister geschoben, das das jeweils zugehörige Flip-Flop setzt. In Abhängigkeit vom Komparatorausgangssignal bleibt das Flip-Flop bei der L/H-Flanke dieses Signals gesetzt bzw. wird zurückgesetzt. Die Ausgänge $\overline{Q}$ der Speicher-Flip-Flop steuern den DA-Umsetzer. Bild 7.2 erläutert die Funktionsweise der Steuerschaltung anhand des Impulsdiagramms.
Durch den undefinierten Zustand der Schaltung nach dem Zuschalten der Betriebsspannung ist es möglich, daß der erste Umsetzvorgang fehlerhaft sein kann. Abhilfe schafft eine externe



Bild 7.2
Impulsdiagramm zur Steuerschaltung nach Bild 7.1



Bild 7.3 DA-Umsetzer

Starthilfe (RESET), die den Taktgenerator wieder stoppt und beim nächsten STROBE-Impuls eine Umsetzung ermöglicht. Eine interne Starthilfe kann z. B. durch einen astabilen Multivibrator (AMV) mit einer Periodendauer größer als die Umsetzzeit realisiert werden [21]. Bei fehlerfreier Umsetzung würde diese Schaltungsmaßnahme dann nicht wirksam werden.

Der durch das SAR angesteuerte DA-Umsetzer ist in Bild 7.3 dargestellt. Es werden integrierte Transistor-Arrays *B340* (HFO) zur Bildung der Stromquellen und integrierte Widerstandsnetzwerke *36-28414* (KWH) zur Bildung des R-2R-Netzwerks verwendet. Diesen DA-Umsetzer betrachte man als Ergänzung zu den im Abschnitt 6. vorgestellten Umsetzern.

Die Anschaltung der Referenzspannung erfolgt sehr einfach über eine Diode an die Basisleitungen der Stromquellentransistoren. Verbesserungen der Genauigkeit des DA-Umsetzers lassen sich durch eine veränderte Anschaltung der Referenzspannung erreichen. Bild 7.4 zeigt dafür eine Möglichkeit [22].

Die Dimensionierung der Schaltungen nach den Bildern 7.3 und



Bild 7.4 Anschaltung der Referenzspannung an den DA-Umsetzer

7.4 wird nicht weiter vorgenommen, da im wesentlichen das eingesetzte R-2R-Widerstandsnetzwerk bestimmend ist. Die Ausgangsspannung der DA-Umsetzer nach den Bildern 7.3 und 7.4 berechnet sich nach der Beziehung

$$U_{\mathrm{DA}} = R I_{\mathrm{q}} \sum_{\mathrm{i}=0}^{\mathrm{n}} d_{\mathrm{i}} 2^{-\mathrm{i}}. \tag{7.1}$$

Der Strom I_{q} ist der Strom des einzelnen Stromquellentransistors, der durch die jeweils anliegende Referenzspannung und die entsprechenden Emitterwiderstände nach der Beziehung

$$I_{\mathrm{q}} = \frac{U_{\mathrm{ref}}}{R_{\mathrm{E}}} \tag{7.2}$$

bestimmt wird. R bezeichnet den Widerstand des R-2R-Widerstandsnetzwerks.

Bei der Schaltung nach Bild 7.3 wird die negative Betriebsspannung als Referenzspannung verwendet. In der Schaltung nach Bild 7.4 wird eine separate (im allgemeinen aus der Betriebsspannung abgeleitete) Referenzspannung verwendet. Bei Verwendung eines R-2R-Widerstandsnetzwerks mit einem Widerstand $R = 10\,\mathrm{k}\Omega$ läßt sich der erforderliche Strom I_{q} mit Gl. (7.1) zu $I_{\mathrm{q}} = 0{,}5\,\mathrm{mA}$ bestimmen. Sind alle Stromquellentransistoren eingeschaltet, beträgt die Ausgangsspannung damit erwartungsgemäß $U_{\mathrm{DA}}\,(\text{ØØ}_{\mathrm{H}}) = 9{,}961\,\mathrm{V}$.

7.1.2. AD-Umsetzer nach dem Zählverfahren

In Bild 7.5 ist der Stromlaufplan eines AD-Umsetzers nach dem Zählverfahren gezeigt [23].
Durch die Zählerschaltkreise (2× *D193*) werden je nach Ausgangslage des Fensterkomparators die Signale des Taktgenerators an den Takteingang zum Vorwärts- bzw. Rückwärtszählen



Bild 7.5 Stromlaufplan eines AD-Umsetzers nach dem Zählverfahren

geschaltet. Ist die Eingangsspannung gleich der Ausgangsspannung des DA-Umsetzers, werden keine Taktimpulse an den Zähler geschaltet. Als eigentlicher DA-Umsetzer soll wiederum ein R-2R-Widerstandsnetzwerk verwendet werden, dem über Bipolartransistoren die Referenzspannung zugeschaltet wird. Eingangsverstärker und Fensterkomparator weisen keine Besonderheiten auf. Hierzu sei auf [8] verwiesen. Die Referenzspannungen am Fensterkomparator betragen bei der vorliegenden Dimensionierung $\pm 24\,\text{mV}$. Soll der zulässige Fehler $\leq \frac{1}{2}$ LSB sein, muß die durch den Widerstand R festgelegte Verstärkung etwa 2 betragen. Für eine zu groß gewählte Verstärkung wird die Schaltung instabil, d. h., es wird ständig zwischen Vorwärts- und Rückwärtszählen umgeschaltet. Eine zu geringe Verstärkung bewirkt hingegen eine reduzierte Genauigkeit.
Bei einer Taktfrequenz von 1 MHz werden bei dem beschriebenen Umsetzer im ungünstigsten Fall Umsetzzeiten von etwa $250\,\mu\text{s}$ erreicht.

7.1.3. Paralleler AD-Umsetzer

Parallele AD-Umsetzer werden dort eingesetzt, wo es auf eine hohe Abtastrate, d. h. geringe Umsetzzeiten, ankommt. Bild 7.6 zeigt einen parallelen AD-Umsetzer nach [24].
Durch die 15 Komparatoren wird die anliegende Eingangsspannung mit den von einer Widerstandskette abgegriffenen Referenzspannungen verglichen. Die Decodierung beginnt bereits in der Komparatorschaltung und wird durch die gegenphasige Orientierung der Komparatoreingänge gesichert. Nach der folgenden Verknüpfungsstufe liegt die Information parallel als 4-bit-Wort im Gray-Code vor. Die Folgestufe stellt eine digitale Sample-&-Hold-Schaltung (Abtast- und Halteschaltung) dar. Mit der L/H-Flanke des Taktsignals übernimmt die obere Gruppe das 4-bit-Ausgangssignal des parallelen AD-Umsetzers. Mit der H/L-Flanke übernimmt die untere Gruppe. Bei einer Taktfrequenz von 10 MHz wird dadurch eine effektive Abtastrate von 20 MHz erreicht.



Bild 7.6 Stromlaufplan eines parallelen AD-Umsetzers

Zur praktischen Realisierung derart hoher Abtastraten sind selbstverständlich eine Reihe konstruktiver Voraussetzungen bei der Leiterplattengestaltung zu berücksichtigen, die aus der HF-Technik her bekannt sind (u. a. kapazitätsarme Leiterzugführung, sternförmige Erdung sowie die grundsätzliche Trennung von analoger und digitaler Masse).

7.2. Schaltbeispiele von AD-Umsetzern mit integriertem AD-Umsetzerschaltkreis

Wie aus den in Abschnitt 7.1. angegebenen Schaltbeispielen hervorgeht, sind für AD-Umsetzer ohne integrierten AD-Umsetzerschaltkreis beträchtliche schaltungstechnische Aufwendungen erforderlich. Für höhere Auflösungen ist aufgrund der Gleichlauf- und Genauigkeitsforderungen ein solches Konzept als fragwürdig anzusehen.
Mittlerweile stehen auf dem Bauelementemarkt der DDR integrierte AD-Umsetzerschaltkreise zur Verfügung, die die Realisierung von AD-Umsetzern wesentlich vereinfachen.
Im folgenden sollen Eigenschaften und Anwendungen der integrierten AD-Umsetzerschaltkreise *C520* und *AD571* betrachtet werden.

7.2.1. Eigenschaften des integrierten AD-Umsetzerschaltkreises *C520D* (HFO)

Der AD-Umsetzerschaltkreis *C520* ist der erste monolithisch integrierte AD-Umsetzerschaltkreis aus DDR-Produktion. Bei diesem Schaltkreis handelt es sich um eine LSI- (large-scale-integration-) Realisierung mit mehr als 1200 Funktionselementen, wovon etwa 75 % auf den in I^2L ausgelegten Digitalteil und etwa 25 % auf den Analogteil entfallen. Ausführlich wurde dieser AD-Umsetzerschaltkreis in [25] vorgestellt. Hier sollen nur einige für die Anwendung wesentliche Eigenschaften betrachtet werden.
Konzipiert wurde dieser Schaltkreis für meßwertanzeigende Systeme, was u. a. durch die Gestaltung der Ausgänge deutlich

wird. Der Umsetzer arbeitet nach dem in Abschnitt 3.2. beschriebenen Doppel-Flanken-Verfahren, das durch die folgenden prinzipiellen Vor- und Nachteile gekennzeichnet ist:

- Störspannungsunterdrückung in Abhängigkeit von der Integrationszeit.
- Relative Unempfindlichkeit gegen Taktfrequenzschwankungen.
- Geringe Umsetzraten.

Zur Unterdrückung der in Meßsystemen häufig auftretenden Störspannungen mit Frequenzen von 50 Hz (und deren ganzzahligen Vielfachen) sind Integrationszeiten von 20 ms erforderlich. Die Integrationszeit des Schaltkreises *C520* liegt bei $t_i \approx 1$ ms, dadurch können verfahrensbedingt vom Netz herrührende Störspannungen nicht unterdrückt werden.

Zur Erläuterung weiterer Eigenschaften soll der Übersichtsschaltplan (Bild 7.7) dienen.



Bild 7.7 Übersichtsschaltplan des integrierten AD-Umsetzers *C520 D*

Tabelle 7.1. Steuerung der Betriebsart durch die Spannung U_6

U_6/V	Umsetzrate/s^{-1} min.	typ.	max.	
0 ... 0,4	2	4	7	langsame Betriebsart
0,8 ... 1,6				Speicherung des letzten Meßwertes
3,2 ... 5,5	48	96	168	schnelle Betriebsart

Der Schaltkreis *C520* wird mit einer Betriebsspannung kleiner 7 V betrieben. Bei einer Betriebsspannung $U_B = 5\,V$ beträgt seine Stromaufnahme $I_B \leq 20\,mA$. Die Analogspannungseingänge (10) und (11) sind keine echten Differenzeingänge, deshalb ist der Gleichtakteingangsspannungsbereich auf $U_{CM} = \pm 200\,mV$ beschränkt. Der Eingangsstrom fließt nur während der Integrationszeit und liegt unter 200 nA. Es muß darauf hingewiesen werden, daß dieser Parameter von dem zwischen den Anschlüssen (8) und (9) wirksamen Widerstand, der 100 kΩ nicht überschreiten sollte, beeinflußt wird und von Schaltkreis zu Schaltkreis erheblichen Schwankungen unterliegen kann. Durch die Widerstände *R*1, *R*2 und P1 wird der Nullpunkt des Umsetzers kalibriert. Der FS-Wert wird bei einer entsprechenden Eingangsspannung mit dem Potentiometer P2 eingestellt. Die Betriebsart (MODE) des Umsetzers läßt sich durch eine an den Anschluß (6) gelegte Spannung wählen.

Tabelle 7.1. zeigt die zu den einzelnen Betriebsarten zugehörigen Spannungen U_6. Die Meßwertausgabe wird von dieser Steuerspannung nicht beeinflußt.

Die Beschaltung der Ausgänge des AD-Umsetzerschaltkreises *C520* soll anhand der Einsatzschaltung für Anzeigen mit gemeinsamer Anode erläutert werden. Bild 7.8 zeigt eine Schaltung unter Verwendung des Decoderschaltkreises *D347* (HFO) und der Lichtemitteranzeige *VQE24* (WFB).

Die digitale Ausgangsinformation wird zeitmultiplex an den Ausgängen QA, QB, QC und QD (entsprechend 2, 1, 15 und 16) dem



Bild 7.8 Ansteuerung von Anzeigen mit gemeinsamer Anode

Decoderschaltkreis zur Verfügung gestellt. Die genannten Ausgänge sind Open-Collector-Stufen, deshalb garantieren die Widerstände *R*3 bis *R*6 als pull-up-Widerstände das H-Potential. Die Decoderschaltkreise *D345 – D348*, die die bislang eingesetzten Schaltkreise *D146* und *D147* ablösen, bewerten offene Eingänge mit «H», deshalb können diese Widerstände auch entfallen [26]. Die Segmentausgänge a ... g des Decoderschaltkreises *B347* sind als Stromsenken ausgelegt. Damit entfallen die Strombegrenzungswiderstände in den Segmentleitungen. Die Zuordnung der jeweiligen BCD-Information zum entsprechenden Digit wird durch die Ausgänge MSD, LSD und NSD (entsprechend 4, 5 und 3) gewährleistet. Die Ausgabe der digitalen Ausgangsinformation erfolgt dabei in der Reihenfolge MSD, LSD, NSD. Die Codierung des digitalen Ausgangssignals und die durch den Decoderschaltkreis *D347* vorgenommene Decodierung ist in Tabelle 7.2. dargestellt.

Systeme der Meßwerterfassung können auf eine direkte Anzeige des digitalen Ausgangssignals in den meisten Fällen verzichten, müssen aber das digitale Ausgangssignal des Umsetzerschaltkreises einer weiteren Signalverarbeitung (z. B. durch einen Mikrorechner) zuführen. Beim Einsatz des AD-Umsetzerschaltkreises

Tabelle 7.2. Codierung des Ausgangssignals am *C520* und Decodierung durch *D347*

				Anzeige		
U_I/mV	MSD	NSD	LSD	H	Z	E
−99	10	10	10	–	–	–
−99	10	9	9	–	9	9
.						
.						
.						
999	9	9	9	9	9	9
999	11	11	11	E	E	E

C520 für solche Zwecke sind die in den drei Multiplexsignalen enthaltenen Störnadeln zu berücksichtigen. Bild 7.9 zeigt das Taktdiagramm des Multiplexbetriebes sowie eine schaltungstechnische Maßnahme zur Störnadelunterdrückung [25].



Bild 7.9 Taktdiagramm des Multiplexbetriebes und Maßnahmen zur Störnadelunterdrückung

Abschließend einige applikative Hinweise:

- Abblocken der Betriebsspannung mit 1 Elektrolytkondensator $\geq 47\,\mu$F und dazu parallel 1 Scheibenkondensator 47 nF.
- Trennung von Analog- und Digitalmasse.
- Zur Brummspannungsunterdrückung ggf. Tiefpaß vor den Eingang schalten.
- Einsatz einer verlustarmen Kapazität (Styroflex) mit geringem Temperaturkoeffizienten als Integrationskapazität.

- Verwendung von Dickschicht-Einstellreglern mit Spindel als Abgleichelemente bzw. Eingrenzung des Einstellbereichs durch Festwiderstände.
- Multiplexausgänge sind nicht TTL-kompatibel.

Die Genauigkeit des Abgleichs kann bei Durchführung eines der beiden nachstehend aufgeführten Abgleichverfahren erhöht werden.

1. Verfahren:
   Offsetabgleich: $U_I = 0{,}5\,mV$ Anzeige 000/001
   FS – Abgleich: $U_I = 900{,}5\,mV$ Anzeige 900/901
2. Verfahren [27]:
   Offsetabgleich: $U_I = 0\,V$ Anzeige 000
   Messen der Spannung U_{13} bei Anzeige 000/001
   Messen der Spannung U_{13} bei Anzeige 000/–01
   Mit P1 ist der Mittelwert der gemessenen Spannungen für U_{13} einzustellen!
   Der maximale Einstellfehler beträgt dann ±1/16 der Einstellschrittweite, das sind $\pm 62\,\mu V$ vom Nullpunkt.
   FS – Abgleich: $U_I = (900\text{-}0{,}09)\,mV$
   Messen der Spannung U_{13} bei Anzeige 899/900
   Messen der Spannung U_{13} bei Anzeige 900/901
   Mit P3 ist der Mittelwert der gemessenen Spannungen für U_{13} einzustellen!
   Unter Beachtung aller Einstell- und Gerätefehler ergibt sich dabei im ungünstigsten Fall ein maximal zulässiger Fehler von ±0,007%.

Die verwendete Schreibweise XXX/YYY soll das Umschalten der Anzeige von XXX nach YYY und umgekehrt beschreiben.

7.2.2. Anwendungen des integrierten AD-Umsetzerschaltkreises *C520D*

Durch die folgenden Anwenderschaltungen soll die Vielfalt der Einsatz- und Erweiterungsmöglichkeiten für den AD-Umsetzerschaltkreis *C520* umrissen werden. Eine Reihe weiterer Anwendungen ist auch in [25] zu finden.

7.2.2.1. Ansteuerung von Lichtemitteranzeigen mit gemeinsamer Katode

Bei den bisherigen Betrachtungen wurde stets von Lichtemitteranzeigen mit gemeinsamer Anode ausgegangen. Da opto-elektronische Bauelemente jedoch z. Z. noch recht kostenintensiv sind, wird der Amateur die Bauelemente einsetzen, die bereits vorhanden sind. So ist z. B. der veraltete Typ *VQB37* oder daraus abgeleitete Rechneranzeigen oft im Fundus des Amateurs vorrätig. Die modernen Lichtschachtanzeigen gibt es in beiden Versionen, so daß auch für deren Einsatz eine Ansteuerschaltung für Anzeigen mit gemeinsamer Katode von Interesse sein kann.
Als Decoderschaltkreis wird für diesen Anwendungsfall ein BCD-zu-7-Segment-Decoder/Treiber in CMOS-Technologie (*U40511*, ZFTM) verwendet.
Die Zusammenschaltung von AD-Umsetzer, Decoder und Anzeigeelementen zeigt Bild 7.10 [27]. Zur Strombegrenzung in den Segmentleitungen wurden Widerstände von 150 Ω vorgesehen. Die Widerstände in den Ausgangsleitungen des AD-Umsetzers dienen als pull-up-Widerstände und garantieren den H-Pegel. Die Codierung des digitalen Ausgangssignals des AD-



Bild 7.10 Ansteuerung von Anzeigen mit gemeinsamer Katode

Umsetzerschaltkreises und die durch den Decoderschaltkreis *U40511* vorgenommene Decodierung ist in Tabelle 7.3. dargestellt. Weitere Eigenschaften des *U40511* sind in [28] und [29] beschrieben.

Tabelle 7.3. Codierung des Ausgangssignals am *C520* und Decodierung durch *U40511*

				Anzeige		
U_I/mV	MSD	NSD	LSD	H	Z	E
−99	10	10	10	A	A	A
−99	10	9	9	A	9	9
.						
.						
.						
999	9	9	9	9	9	9
999	11	11	11	b	b	b

Vorteile, die für den Einsatz des Decoderschaltkreises *U40511* sprechen, sind der weite Betriebsspannungsbereich und die geringe Stromaufnahme des Schaltkreises. Die Stromaufnahme liegt bei einer Betriebsspannung von 10 V bei weniger als 10 μA. Für den Aufbau von batteriebetriebenen Multimetern ergeben sich günstige Realisierungsmöglichkeiten durch den Einsatz des *U40511* und der Anzeigeelemente *VQB37* (*VQB30* o. ä.) [30].

7.2.2.2. Ansteuerung von LC-Bauelementen

In industriell gefertigten, batteriebetriebenen Geräten haben LC-Anzeigebauelemente einen bedeutenden Stellenwert erreicht und nahezu alle anderen Anzeigebauelemente verdrängt.
Das LC-Anzeigebauelement *FAR09A* (WFB) ist ein für die digitale Meßwertanzeige in Multimetern konzipiertes Bauelement. Die Ansteuerung dieses Anzeigebauelements erfolgt parallel, deshalb ist die Ausgangsinformation des AD-Umsetzerschalt-



Bild 7.11 Ansteuerung von LC-Anzeigebauelementen (Prinzip)

kreises *C520* zwischenzuspeichern. In Bild 7.11 ist das entsprechende Übersichtsschaltbild angegeben.
Die BCD-Ausgangsleitungen des AD-Umsetzerschaltkreises QA, QB, QC und QD werden parallel an die BCD-Eingänge der Decoder/Speicher geführt. Mit den Digitsignalen MSD, NSD und LSD werden die BCD-Informationen stellenrichtig den Decoder/Speichern zugeordnet. Nicht gezeichnet sind die bereits diskutierten Schaltungsmaßnahmen zur Störnadelunterdrükkung. Die Segmentleitungen der einzelnen Stellen führen wiederum parallel an einen mit DC/AC bezeichneten Wandler, der die vom LC-Anzeigebauelement geforderte Wechselspannung zur Ansteuerung der Segmente bereitgestellt. Die gewöhnlich mit EX-OR-Gattern realisierte DC/AC-Wandlung zeigt für ein Segment Bild 7.12.
Der Eingang I des EX-OR-Gatters bewirkt die Ansteuerung des betreffenden Segments des LS-Anzeigebauelements. Am Eingang I anliegendes «L» bewirkt keine Ansteuerung. Die Ansteuerung des LC-Anzeigebaulements erfolgt bei einem Tastverhältnis von 0,5 (wie hier gezeichnet) gleichspannungsfrei!
Die Ansteuerschaltung für ein Zeichen (Stelle) des LC-Anzeigebauelements *FAR09A* ist in Bild 7.13 dargestellt [31].
Die Störnadelunterdrückung wird mit einem Schaltkreis *U4050* (ZFTM) – 6 nichtinvertierende Treiber – für alle drei Stellen



Bild 7.12
Wechselspannungs-
steuerung eines
LC-Elementes



Bild 7.13 Ansteuerung eines Zeichens der LC-Anzeige *FAR 09 A*

besorgt. Durch das erste *RC*-Glied werden die Flanken des Digitimpulses verschliffen (Tiefpaßwirkung!). Das zweite *RC*-Glied differenziert diesen Impuls. Mit der entstehenden L-Nadel wird der Speicher am Eingang $\overline{LE}$ aktiviert.
Jede Segmentleitung des Decoders/Speichers wird an ein EX-OR-Gatter geführt, das eine DC/AC-Wandlung veranlaßt. Der hierzu notwendige Takt wird durch einen einfachen *RC*-Oszillator erzeugt, der bei der angegebenen Dimensionierung nach [31] etwa 60 Hz Taktfrequenz liefert. Insgesamt werden $(3 \times 7) + 2$ EX-OR-Gatter für die DC/AC-Wandlung einschließlich Takterzeugung benötigt. Der Schaltkreis *U4030* beinhaltet 4 EX-OR-Gatter. Es werden deshalb insgesamt 6 dieser Schaltkreise benötigt.
Die Stabilisierungsstufe stellt die Betriebsspannung von 4 V für die CMOS-Schaltungsteile bereit, abgeleitet von der maximalen Betriebsspannung für das LC-Anzeigebauelement *FAR09A*. Die Stabilisierungsschaltung wird mit der gesamten Stromaufnahme des CMOS-Schaltungsteils und des LC-Anzeigebauelements belastet. Die Stromaufnahme beträgt etwa 1,2 mA.
Detaillierte Angaben zum LC-Anzeigebauelement *FAR09A* sowie weitere Varianten zur Störnadelunterdrückung sind in [31] zu finden.

7.2.2.3. Erweiterung des Anzeigebereichs

Die Konzeption des AD-Umsetzerschaltkreises *C520* gestattet die Anzeige eines maximalen Spannungswertes von $U_{IH} - U_{IL} = 999\,mV$. Für höhere Eingangsspannungen reagiert der Schaltkreis mit der Anzeige «positiver Überlauf».
Eine Möglichkeit der Meßbereichserweiterung wurde in [32] beschrieben. Hierzu sind in [33] weiterführend Baugruppen für ein digitales Schalttafelinstrument angegeben.
Das vorgeschlagene Verfahren zur Anzeigebereichserweiterung soll nachfolgend betrachtet werden. Das Schaltungsprinzip ist in Bild 7.14 dargestellt.
Der positive Überlauf wird durch die Ausgabe von HLHH im MSD gekennzeichnet. Durch eine den Ausgängen QA bis QD



Bild 7.14 Anzeigebereichserweiterung durch Zuschalten einer Offsetspannung (Prinzip)

des AD-Umsetzerschaltkreises nachgeschaltete Logik läßt sich dieser Zustand decodieren und weiterverarbeiten. Dazu wird dem Eingang des AD-Umsetzerschaltkreises ein Doppel-Operationsverstärker vorgesetzt, dessen Übertragungsverhalten beim Erkennen eines positiven Überlaufs durch Zuschalten einer definierten Offsetspannung verändert wird. Es gilt:

$$U_{EAD} = U_E \qquad \text{für } U_E \leq 999\,\text{mV},$$
$$U_{EAD} = U_E - U_{Off} \qquad \text{für } U_E > 999\,\text{mV}.$$

Die Offsetspannung wird so gewählt, daß sich bei einer Eingangsspannung $U_E = 1{,}000\,\text{V}$ durch Zuschalten der Offsetspannung am Eingang des AD-Umsetzerschaltkreises $U_{EAD} = 0{,}000\,\text{V}$ ergeben. Unterschreitet die Eingangsspannung U_E den Wert von 1,000 V, erkennt die Logik einen negativen Überlauf und versetzt die Schaltung in ihren ursprünglichen Zustand.

Als geschaltete Referenzspannungsquelle läßt sich wieder der Schaltkreis *MAA 723* (TESLA) bzw. ein äquivalenter Typ einsetzen. Die Steuerung des zusätzlichen Digits läßt sich durch eine konventionell aus 4 TTL-Schaltkreisen aufgebaute Logik vornehmen. Hierzu sei auf das vollständige Schaltbild in [32] verwiesen.

Der Anzeigebereich des AD-Umsetzerschaltkreises *C520* läßt

sich durch die geschilderten Schaltungsmaßnahmen ohne großen Aufwand auf 1999 erweitern, wodurch ein Meßbereich von −99 mV bis +1999 mV entsteht.

7.2.2.4. Automatische Meßbereichsumschaltung

Wie bereits mehrfach angeführt, beträgt die maximal verarbeitbare Eingangsspannung für den AD-Umsetzerschaltkreis *C520* 999 mV. Sollen höhere Spannungen verarbeitet werden, sind diese durch einen Spannungsteiler auf den zulässigen Bereich zu teilen. Nachteilig ist dann jedoch die geringere Auflösung bei niedrigeren Eingangsspannungen. Tabelle 7.4. verdeutlicht dies an einem Beispiel.

Tabelle 7.4. Auflösung des AD-Umsetzerschaltkreises *C520* bei Eingangsspannungsteilung

U_E/V	Anzeige	Anzeige bei Teilung 10:1
9,990	EEE	999
1,000	EEE	100
0,999	999	099
0,100	100	010
0,010	010	001

Eine automatische Meßbereichsumschaltung verarbeitet höhere Spannungen durch Einschalten von Widerstandsteilern, ohne dabei bei niedrigeren Spannungen die Auflösung des AD-Umsetzers zu reduzieren. Zur eindeutigen Meßbereichszuordnung ist eine automatische Steuerung der Kommastelle in der Anzeige notwendig. Eine Schaltung zur automatischen Meßbereichsumschaltung für Eingangsspannungen bis zu 99,9 V und Eingangsströme bis zu 9,99 A wurde in [34] beschrieben. Zur Verdeutlichung soll die Spannungsmessung betrachtet werden (Bild 7.15). Die Eingangsspannung U_E gelangt über den Eingangsspannungsteiler und einen aktivierten Analogschalter an einen Gleichrichter. Dieser Gleichrichter sichert, daß nur positive Spannungen an



Bild 7.15 Automatische Meßbereichsumschaltung (Prinzip)

den AD-Umsetzerschaltkreis gelangen und somit gleiche Meßbereiche für positive und negative Eingangsspannungen entstehen. Die Vorzeichenerkennung kann vom Gleichrichter abgeleitet werden. Im MSD sind für die Meßbereichsumschaltung zwei Zustände von besonderem Interesse. Beträgt das Ausgangssignal im MSD HLHH (positiver Überlauf), ist die Eingangsspannung auf den nächsthöheren Teiler zu schalten. Erscheint LLLL als Ausgangssignal im MSD, dann ist die führende Stelle «Null», was einer reduzierten Auflösung entspricht. Zur Erreichung der vollen Auflösung ist auf den nächstniedrigeren Teiler zu schalten.
Sind nach dem Umschalten weder positiver Überlauf noch Null im MSD, erfolgt keine weitere Meßbereichsumschaltung. Sonst wird stufenweise bis zu dem Teiler umgeschaltet, der eine maximale Auflösung ermöglicht. Die zur Erläuterung der Meßbereichsumschaltung wesentlichen Schaltungsteile (in [34] veröffentliche Gesamtschaltung) zeigt Bild 7.16.
Die Decodierung der BCD-Ausgänge wird durch die nachgeschalteten Gatter für die beiden angegebenen logischen Zustände vorgenommen. Wird im MSD eine «Null» erkannt, werden beide nachgeschalteten Flip-Flop rückgesetzt, und deren Ausgänge $\overline{Q}$ tragen H-Potential. Über das Gatter D1 wird der für den Analogschalter S1 verantwortliche Transistor durchgesteuert.



Bild 7.16 Zustandscodierung zur Meßbereichsumschaltung

Wird nun ein positiver Überlauf erkannt, wird der Eingang J von D17 mit «H» belegt. Mit dem Erscheinen des MSD-Impulses (Störnadelunterdrückung mit D4) wird das Flip-Flop D17 gesetzt. Da der Ausgang Q von D17 an den Eingang J von D18 führt, wird dieser Eingang ebenfalls mit «H» belegt. Durch das Gatter D2 wird der Zustand «D17 gesetzt» decodiert und der für den Analogschalter S2 verantwortliche Transistor durchgesteuert. Ein weiterer positiver Überlauf setzt dann das Flip-Flop D18, und der Analogschalter S3 wird aktiviert. Die Gatter D1 bis D3 steuern die Kommastellen der Anzeige, die damit dem jeweilig aktivierten Analogschalter entsprechen. Zur Realisierung der Analogschalter sei auf [10] und [34] verwiesen. Wenn möglich, sollte auf die CMOS-Analogschalter *CD4066* oder *CD4007* zurückgegriffen werden.

7.2.2.5. Hochohmiger Eingang

In die Eingangsstufe des AD-Umsetzerschaltkreises *C520* fließt, wie in Abschnitt 7.2.1. bereits angegeben, während der Integrationszeit ein Eingangsstrom von typisch 100 nA (maximal 200 nA). Aufgrund dieser Eigenschaft muß der Quellwiderstand ausreichend klein sein. Quellwiderstände bis zu 10 kΩ verfälschen die Anzeige nicht.
Die Realisierung von Eingangswiderständen, wie sie im allgemeinen von Multimetern erwartet werden, kann durch Ausnutzung des Meßprinzips des AD-Umsetzerschaltkreises *C520* erfolgen [30]. In der langsamen Betriebsart erfolgt alle 200 ms eine Messung, d. h., daß der Meßeingang für jeweils 1 ms aktiviert wird. Beträgt der Quellwiderstand beispielsweise 1 MΩ, so ist an diesem eine Impulsspannung von 100 mV meßbar. Wird der Eingang, wie in Bild 7.17 dargestellt, kapazitiv abgeschlossen, baut sich während der Aktivzeit eine Spannung nach der Beziehung

$$u_C = \frac{I}{C} t$$

auf. Für typische Werte $I = 100\,\text{nA}$, $t = 1\,\text{ms}$ und einen Kapazitätswert $C = 47\,\text{nF}$ beträgt die Spannung etwa 2 mV. Bis zum



Bild 7.17
Eingangsbeschaltung zur Erhöhung des Eingangswiderstandes

nächsten «Aktivieren» der Eingangsstufe kann sich die Kapazität über den Quellwiderstand entladen. Die Zeitkonstante für den Entladekreis kann unter der Voraussetzung $t \geq 10\tau$ berechnet werden. Der sich ergebende Quellwiderstand beträgt dann

$$R_q \leqq \frac{t}{10\,C},$$

und mit den bereits angegebenen Werten erhält man $R \leqq 420\,\mathrm{k}\Omega$. Aufbauend auf dem geschilderten Prinzip, kann man den Eingang des AD-Umsetzerschaltkreises mit einem Spannungsteiler versehen (Bild 7.18a). Gegenüber konventionell aufgebauten Multimetern erhält man den etwa 20fachen Eingangswiderstand. Nachteilig ist die hohe kapazitive Belastung des Meßobjekts im unteren Meßbereich, welche aber durch Entkopplungsmaßnahmen (Bild 7.18b) reduziert werden kann. Weitere Betrachtungen zur Gestaltung des Eingangskreises und zur Realisierung einer hochohmigen Multimetereingangsstufe findet der Leser in [30].



Bild 7.18 Schaltungsvarianten zur Erhöhung des Eingangswiderstandes

7.2.2.6. Kopplung an Mikrorechner K 1510

Neben den erläuterten Schaltungen zur Meßwerterfassung und -anzeige läßt sich der AD-Umsetzerschaltkreis *C520* auch zur Analogwerterfassung an Mikrorechner anpassen.
Da der AD-Umsetzerschaltkreis *C520* nicht für einen direkten Anschluß an einen Mikrorechner vorgesehen ist, ergibt sich bei seinem Einsatz ein höherer schaltungs- und programmtechnischer Aufwand gegenüber speziellen AD-Umsetzern (siehe hierzu auch Abschnitt 7.2.3.). In [35] wurde eine Schaltungsvariante vorgestellt, die bei relativ geringem schaltungstechnischem Aufwand die Funktionen:
- Einlesen der drei Dezimalstellen,
- Sortierung (MSD, LSD, NSD),
- Störnadelunterdrückung,
- Bewertung der Ziffern und
- Meßbereichseinstellung

programmgesteuert realisiert. Der Stromlaufplan der AD-Umsetzerbaugruppe ist in Bild 7.19 dargestellt.

An die Leitungen /DSØ bis /DS7 des Rechnerbusses führen die BCD-Ausgänge QA bis QD, die Digitausgänge MSD und NSD sowie zwei Leitungen, die die Stellung des Eingangsspannungsteilers und damit den entsprechenden Meßbereich charakterisieren. Die Bezeichnungen der Busleitungen werden entsprechend der für das Mikrorechnersystem K1510 üblichen Art vorgenommen, d. h., /DSØ steht für $\overline{\text{DSØ}}$. Die Steuerung der AD-Umsetzerbaugruppe wird über weitere Leitungen des Rechnerbusses vorgenommen. Die Informationseingabe in den Mikrorechner wird durch die Signale /PEEIN, /ASI11, ASI16 und AR4 ausgelöst. Die Leitung /PEEIN liefert einen Taktimpuls zur Informationsübernahme. /ASI11 = ASI16 = H werden durch Ausgabe des Befehls IN5 (Input über Kanal 5) belegt. Die Leitung AR4, die den Inhalt von Bit 4 des Akkumulators repräsentiert, ist vor der gewünschten Eingabe auf «H» zu setzen (MVI A, 1ØH).
Die Einstellung des Meßbereichs der AD-Umsetzung wird durch eine Ausgabeoperation des Mikrorechners vorgenommen. Ausgewertet werden dabei die Leitungen /PEAUS, /ASI11, ASI17,



Bild 7.19 Stromlaufplan eines *K-1510*-kompatiblen AD-Umsetzers

AR4 und AR5. Die Leitung /PEAUS liefert einen Taktimpuls zur Informationsübergabe. /ASI11 = ASI17 = H werden durch Ausgabe des Befehls OUT 15 (Output über Kanal 15) belegt. Die

Signale AR4 und AR5 bestimmen den eingeschalteten Meßbereich. Durch die Nutzung des Adreßerweiterungs-Flip-Flop erfolgt eine Verdopplung der E/A-Kanäle der verwendeten CPU *U808*. Das Adreßerweiterungs-Flip-Flop wird durch den Befehl MOV C,C gesetzt und durch MOV D,D zurückgesetzt.
Zur Umschaltung des Spannungsteilers wurden REED-Relais *RGK20/2* verwendet. In Tabelle 7.5. ist ein Testprogramm «Abfrage des AD-Umsetzers» zur Erläuterung der Funktionsweise angegeben [35].
Durch das Vorschalten geeigneter Multiplexerschaltkreise kann die Zahl der analogen Eingabekanäle bedeutend erweitert werden. Unter Verwendung von 2 Multiplexerschaltkreisen *K561 KP2* kann eine Erweiterung auf 16 Eingabekanäle vorgenommen werden [36]. Eine Meßbereichsumschaltung wurde nicht vorgesehen.
Durch einen INPUT-Befehl wird die Ausgangsinformation des

Tabelle 7.5. Testprogramm zur Abfrage der AD-Umsetzerschaltung

Adresse	Befehl	Bemerkung
1000	MVI A,10H	Laden des A-Registers mit 10H
1002	XRI 30H	Exklusiv-Oder mit 30H Inhalt A-Reg. 20H, d. h. AR5 = H Meßbereich –.99V ... +9,99V
1004	MOV C,C	Setzen des Adreßerweiterungs-FF
1005	OUT 15Q	Ausgabe über Kanal 15
1006	MVI H,11H	Laden der Register H,L mit
1008	MVI L,0	Adresse 1100H
100A	MOV C,C	Setzen des Adreßerweiterungs-FF
100B	MVI A,10H	Laden des A-Registers mit 10H AR4 = H für Eingabe
100D	IN 5Q	Eingabe über Kanal 5
100E	MOV M,A	Abspeichern des Wertes nach 1100H
100F	INR L	Inkrementieren von Register L
1010	JNZ 100A	Sprung nach 100A, wenn Zero-Flag nicht gesetzt ist
1013	HLT	Programmhalt

AD-Umsetzerschaltkreises auf den Rechnerbus geschaltet. Ein OUTPUT-Befehl lädt einen Kanalspeicher mit einem 4 bit breiten Eingangssignal (ARØ bis AR3), die durch den Akkumulator bereitgestellt werden und den entsprechenden Kanal durchschalten.
Das Prinzipschaltbild ist in Bild 7.20 dargestellt. Detaillierte Aussagen und einige Multiplexvarianten sind in [36] zu finden.



Bild 7.20 Erweiterung der Anzahl der Analogeingänge durch Multiplexer

7.2.2.7. Kopplung an Mikrorechner K 1520

Zum Anschluß des AD-Umsetzerschaltkreises *C520* an den Bus des Mikrorechners K1520 bietet sich die Parallel-Schnittstelle mit dem PIO-Schaltkreis *U855* an [37] (Bild 7.21).
Die Ports der PIO werden softwaremäßig in die Betriebsart «bit-Ein-/Ausgabe» versetzt. Port A dient dabei als Eingang und Port B als Ausgang. Durch die Digitleitungen MSD, LSD und NSD kann ein maskierter Interrupt ausgelöst werden. Eine entsprechende Maske sorgt dafür, daß jeweils nur eine Leitung interruptfähig ist. Bei Interruptauslösung wird eine Interruptroutine aufgerufen, die die Datenleitungen DØ bis D7 abfragt. Eine Sortierung nach der Stellenwertigkeit wird erst nach dem Ein-



Bild 7.21 Ankopplung des AD-Umsetzers *C520 D* an den *K-1520*-Bus über PIO-Schaltkreis

schreiben aller 3 BCD-Ziffern vorgenommen. Nach der Eingabe einer Ziffer wird die Interruptmaske für Port A entsprechend des nächstfolgenden Digits festgelegt.
Durch das als Ausgaberegister gestaltete Port B wird mit der Leitung BØ die Betriebsart des AD-Umsetzerschaltkreises festgelegt, während durch die Leitungen B1 bis B7 beispielsweise ein Multiplexer adressiert werden kann.
Die erforderliche Software wird in [37] anhand eines Programmablaufplans und eines Assemblerlistings beschrieben. Die Initialisierung der PIO wird eindeutig dargestellt.
Hier soll zur Demonstration des schaltungstechnischen Aufwands die Betrachtung der Hardware genügen.

7.2.3. Eigenschaften und Anwendung des integrierten AD-Umsetzerschaltkreises *AD571* (Analog Devices)

Wie bereits bei den DA-Umsetzern wird dieser Abschnitt durch einen internationalen Schaltkreistyp, der bisher für viele Entwicklungen als Vorbildtyp gedient hat, abgeschlossen.
Beim AD-Umsetzer *AD571* (Analog Devices) handelt es sich um einen monolithischen 10-bit-AD-Umsetzer nach dem Verfahren der sukzessiven Approximation mit einer Umsetzzeit von typisch 25 μs. Durch den Schaltkreis können bipolare Eingangsspannungen im Bereich $-5\,V \leqq U_E \leqq 5\,V$ bzw. unipolare Eingangsspannungen im Bereich $0\,V \leqq U_E \leqq 10\,V$ verarbeitet werden. Die Umschaltung erfolgt durch den Eingang BIPOLAR OFFSET CONTROL, der nicht TTL-kompatibel ist. Zur Steuerung der AD-Umsetzung dient der Eingang BLANK & $\overline{\text{CONVERT}}$ (B & $\overline{\text{C}}$). Der Ausgang $\overline{\text{DATA READY}}$ ($\overline{\text{DR}}$) signalisiert das Ende der Umsetzung. Nach erfolgter Umsetzung schalten die als Tri-State-Ausgänge ausgebildeten DATA-Ausgänge vom hochohmigen in den aktiven Zustand. In Bild 7.22 ist das Zeitverhalten für diese als «Multiplex-Mode» bezeichnete Betriebsart angegeben.
Die AD-Umsetzung wird mit dem Übergang des Signals B & $\overline{\text{C}}$ von «H» nach «L» gestartet. Nach einer Umsetzzeit von typisch 25 μs schaltet der Ausgang $\overline{\text{DR}}$ von «H» nach «L», und die



Bild 7.22
Impulsdiagramm für den «Multiplex-Mode» des AD-Umsetzerschaltkreises *AD571*

DATA-Ausgänge tragen die dem analogen Eingangssignal entsprechende digitale Ausgangsinformation. Ein Umschalten des Eingangs B & $\overline{C}$ von «L» nach «H» bewirkt ein Umschalten der DATA-Ausgänge in den hochohmigen Zustand sowie ein Umschalten des Ausganges $\overline{DR}$ von «L» nach «H». In der Anwenderschaltung lassen sich die AD-Umsetzer *AD571* aufgrund ihrer Tri-State-Ausgänge parallel schalten. Das Schaltungsprinzip zeigt Bild 7.23.
Die $\overline{DR}$-Ausgänge sind open-collector-Stufen mit internem pull-up-Widerstand, so daß auch diese parallel geschaltet werden können.



Bild 7.23 Erhöhung der Zahl der Analogeingänge durch ausgangsseitige Parallelschaltung mehrerer AD-Umsetzer

Eine andere Betriebsart, der sogenannte «Convert-Pulse-Mode», wird durch das in Bild 7.24 gezeigte Impulsdiagramm beschrieben.



Bild 7.24
Impulsdiagramm für den «Convert-Pulse-Mode» des AD-Umsetzerschaltkreises *AD571*



Bild 7.25 Anwenderschaltung für den «Convert-Pulse-Mode». (Bitte ergänzen: $\overline{DR}$ muß negiert werden!)

In der Grundstellung liegt am Eingang B & $\overline{C}$ L-Potential. Der H/L-Übergang eines positiven Triggerimpulses am Eingang B & $\overline{C}$ bewirkt für eine Umsetzzeit von typisch 25 μs $\overline{DR}$ = H sowie ein Umschalten der DATA-Ausgänge in den hochohmigen Zustand. Am Ende der Umsetzzeit schaltet der Ausgang $\overline{DR}$ wieder auf «L», und die DATA-Ausgänge werden aktiv. Bild 7.25 zeigt eine Anwenderschaltung für die geschilderte Betriebsart.
Der B & $\overline{C}$-Eingang wird durch ein aus 2 Gattern aufgebautes RS-Flip-Flop angesteuert. In der Grundstellung liegt am Eingang B & $\overline{C}$ und am Ausgang $\overline{DR}$ L-Potential. Durch einen kurzen L-Impuls am Eingang $\overline{S}$ des RS-Flip-Flop wird das Flip-Flop gesetzt, wodurch an B & $\overline{C}$ «H» liegt. Kurz nach diesem Umschalten (1,5 μs) schaltet der Ausgang $\overline{DR}$ ebenfalls auf «H», wodurch das Flip-Flop über den Eingang $\overline{R}$ rückgesetzt wird. B & $\overline{C}$ schaltet durch dieses Zurücksetzen nach «L» und leitet die AD-Umsetzung ein. Nach der Umsetzzeit schaltet der Ausgang $\overline{DR}$ wieder auf «L», und die DATA-Ausgänge werden aktiv.
Auf die Anschaltung der 10-DATA-Leitungen an den meist 8 bit breiten Datenbus eines Mikrorechners wird an dieser Stelle nicht weiter eingegangen.

8. Zusammenfassung und Ausblick

In den vorangehenden Abschnitten wurden Analog-Digital- und Digital-Analog-Umsetzer bezüglich deren Wirkungsprinzip und möglichen Realisierungsprinzipien betrachtet. Unabhängig vom verwendeten Prinzip sind die Gestaltung von analoger Schnittstelle und digitaler Schnittstelle für den jeweiligen Anwendungsfall von besonderem Interesse. Die analoge Schnittstelle kann unter Verwendung von Operationsverstärkern meist leicht an die Erfordernisse des Anwendungsfalles angepaßt werden.
Bei der digitalen Schnittstelle ist im allgemeinen zu berücksichtigen, ob durch sie beispielsweise nur eine Anzeigeeinheit versorgt werden muß oder ob die meist komplexeren Kopplungsbedingungen eines Mikrorechnerbusses berücksichtigt werden müssen. Um den letztgenannten Sachverhalt besonders zu berücksichtigen, wurden die Abschnitte zur Ankopplung des für meßwertanzeigende Einrichtungen konzipierten AD-Umsetzers *C520 D* (HFO) an den Bus der Mikrorechner K 1510 bzw. K 1520 aufgenommen. Probleme dieser Art werden auch für die Arbeit mit den Kleincomputern *KC85/1* bzw. *KC85/2* von Bedeutung sein, da beide Computer mit dem Mikroprozessor *U880 D* arbeiten. Für die Ansteuerung von Siebensegment-Anzeigeeinheiten sind mittlerweile leistungsarme Decoderschaltkreise verfügbar, die eine unkomplizierte Kopplung von AD-Umsetzer und Anzeigeeinheit ermöglichen.
Es wurde weiter demonstriert, daß bei Einsatz geeigneter Umsetzerschaltkreise der schaltungstechnische Aufwand beträchtlich reduziert werden kann. International sind, diesem Trend Folge leistend, Mikroprozessoren entwickelt worden, die über analoge Eingabe- und Ausgabekanäle und Ausgaberegister verfügen, die direkt LED- bzw. LCD-Anzeigeeinheiten ansteuern können. Durch eine solche Senkung des schaltungstechnischen Aufwands sind Bedingungen für den Einsatz in Konsumgütern erfüllt.
Andere Entwicklungen gehen dahin, daß in einem sogenannten

«DATA-Aquisition Subsystem» beispielsweise 16-Kanal-Multiplexer, Differenzverstärker, Sample-&-Hold, 12-bit-AD-Umsetzer und Referenzspannungsquelle vereint sind.
Bei AD-Umsetzern, die für meßwertanzeigende Systeme konzipiert sind, sind zusätzlich Ausgänge für BCD-Informationen bzw. Ausgänge für ein serielles Rechnerinterface vorhanden, so daß bei abgesetzten Schalttafelinstrumenten auf eine Rechnerkopplung nicht verzichtet werden muß.
Für die Kopplung von AD- bzw. DA-Umsetzern hat sich neben der erläuterten Kopplung über Interfaceschaltkreise (z. B. PIO) das sogenannte «Memory-Managed-Interfacing» durchgesetzt.
Externe Ein-/Ausgabe-Einheiten werden dabei als Speicher aufgefaßt, wodurch sich für die Systemgestaltung mehr Freiheitsgrade ergeben und alle speicherbezogenen Befehle des Mikroprozessors für Ein-/Ausgabe-Handlungen Verwendung finden können.
Die gemachten Ausführungen sollen verdeutlichen, daß auf dem Gebiet der Analog-Digital- sowie Digital-Analog-Umsetzer im Zuge der Entwicklung der Mikrorechentechnik weitere Entwicklungen abzusehen sind, die bei Reduzierung des schaltungstechnischen Aufwands eine Erhöhung der funktionellen Möglichkeiten bei insgesamt sinkenden Kosten ermöglichen. Der Kosteneffekt ist dabei heute oft noch ein einsatzbestimmender Faktor.

Analogschalter mit dem Schaltkreis *V4007D*



Innenschaltung



Einpoliger Umschalter
(0 = IA bei CRTL = H,
0 = IB bei CRTL = L)



Einpoliger Ein-/Aus-Schalter
(0 = I bei CRTL = H,
0 = X bei CRTL = L;
X – hochohmig)

Zusammenstellung der Eigenschaften der behandelten AD-Umsetzer

Umsetzverfahren	Abschnitt	Umsetzzeit
Sägezahn-Umsetzer	3.1.	maximal $2^n/f_{cp}$
Dual-slope-Umsetzer	3.2.	maximal $2\,t_i$
VCO-Umsetzer	3.3.	t_M
Ladungsmengen-kompensation	3.4.	t_M
Delta-Modulation	3.5.	t_M
Paralleler Umsetzer	3.6.	vernachlässigbar
Sukszessive Approximation	3.7.	n/f_{cp}
Zähler-Umsetzer	3.8.	$2^n/f_{cp}$

Erläuterungen: U_{ref} – Referenzspannung; RC – Integrationszeitkonstante; f_{cp} – Taktfrequenz; t_i – Integrationszeit; t_M – Meßzeit ($t_M = 2^n/f_{max}$); $R2/R1$ – Widerstandsverhältnis; DAU – Digital-Analogumsetzer

die Genauigkeit bestimmende Elemente	Vor- bzw. Nachteile
U_{ref}, RC, f_{cp}, Komparator	VT: einfache Schaltung NT: Umsetzzeit von U_E abhängig
U_{ref}, $f_{cp}(t_i)$	VT: Verbesserung der Genauigkeit durch Integration über die Zeit t_i NT: langsamer Umsetzer
RC, t_M, Hysterese Trigger	VT: einfache Schaltung NT: geringere Genauigkeit
$R2/R1$, t_S (Mono), Hysterese Trigger, U_{ref}	VT: einfache Schaltung NT: Kippzeit Mono bestimmt die Genauigkeit
U_{ref}, $R2/R1$, f_{cp}, Hysterese Trigger	VT: Verbesserung der Genauigkeit durch taktsynchronen Betrieb
U_{ref}, R-Teiler, Komparatoren	VT: sehr schnell NT: hoher Aufwand 2^n-1 Komparatoren 2^n hochgenaue Widerstände
U_{ref}, DAU, Komparator	VT: schnell NT: hoher Aufwand durch Steuerlogik
U_{ref}, DAU, Komparator	VT: einfache Schaltung NT: Umsetzzeit von U_E abhängig

Zusammenstellung gebräuchlicher Codes für die AD-Umsetzung

Die folgenden Beispiele beziehen sich der Übersichtlichkeit halber jeweils auf eine Auflösung von 4 bit.

Binärcode, Gray-Code (unipolar)

	Binärcode	Gray-Code
0	0000	0000
1/16	000I	000I
2/16	00I0	00II
3/16	00II	00I0
4/16	0I00	0II0
5/16	0I0I	0III
6/16	0II0	0I0I
7/16	0III	0I00
8/16	I000	II00
9/16	I00I	II0I
10/16	I0I0	IIII
11/16	I0II	III0
12/16	II00	I0I0
13/16	II0I	I0II
14/16	III0	I00I
15/16	IIII	I000

BCD-Code, 2-4-2-1-BCD-Code (unipolar)

	BCD-Code	2-4-2-1-BCD-Code	
0	0000	0000	
1	000I	000I	
2	00I0	00I0	
3	00II	00II	tetraden-
4	0I00	0I00	weise
5	0I0I	0I0I	Codierung
6	0II0	0II0	der
7	0III	0III	Dezimalen
8	I000	III0	
9	I00I	IIII	

Beispiel: 0,987

BCD-Code: I00I I000 0III
2-4-2-1-BCD-Code: IIII III0 0III

Bipolare Codes

	Binärcode (VZ + Wert)	2'er Compl.	Offset-Binärcode	1'er Compl.
+7/8	0III	0III	IIII	0III
6/8	0II0	0II0	III0	0II0
5/8	0I0I	0I0I	II0I	0I0I
4/8	0I00	0I00	II00	0I00
3/8	00II	00II	I0II	00II
2/8	00I0	00I0	I0I0	00I0
+1/8	000I	000I	I00I	000I
+ 0	0000	0000	I000	0000
− 0	I000	0000	I000	IIII
−1/8	I00I	IIII	0III	III0
2/8	I0I0	III0	0II0	II0I
3/8	I0II	II0I	0I0I	II00
4/8	II00	II00	0I00	I0II
5/8	II0I	I0II	00II	I0I0
6/8	III0	I0I0	00I0	I00I
7/8	IIII	I00I	000I	I000
−8/8		I000	0000	

Vergleich der Auflösungen von Binär- und BCD-Code

Anzahl der bit	LSB Binärcode	BCD-Code	Anzahl binärer bit für Auflösung des BCD-Codes
4	1/16 = 0,0625	0,1	4
8	1/256 = 0,0039	0,01	7
12	1/4096 = 0,00024	0,001	10
16	1/65536 = 0,000015	0,0001	14

Literatur

[1] *D. H. Sheingold*, analog-digital conversion handbook. Analog Devices, Norwood, Mass. 1976.

[2] –: Codes für A/D- und D/A-Umsetzer. Elektronik-Arbeitsblatt Nr. 93. In: Elektronik, München 24 (1975) 12, S. 87–90.

[3] –: Analog/Digital-Umsetzer. Teil 3. Elektronik-Arbeitsblatt Nr. 96. In: Elektronik, München 25 (1976) 7, S. 69–70.

[4] *G. Tietze*, Analog-Digital-Umsetzer der Meßtechnik. (Fortsetzungsreihe). In: radio fernsehen elektronik, Berlin 21 (1972).

[5] *H. Kühne*, Analog/Digital-Umsetzer. In: Mikroelektronik in der Amateurpraxis, herausgegeben von *R. Erlekampf/ M. Kramer/H.-J. Mönig*. Berlin 1980.

[6] *H. Schmid*, Electronic analog digital conversion. Van Norstrand Reinhold Co. 1970.

[7] *C. Kühnel/U. Postel*, Funktionsgenerator für den Frequenzbereich von 1 Hz bis 100 kHz. Band 209 der Amateurreihe «electronica», Berlin 1983.

[8] *C. Kühnel*, Lineare und nichtlineare Analogschaltungen mit Operationsverstärkern. Band 199 der Amateurreihe «electronica», Berlin 1982.

[9] –: Digital/Analog-Umsetzer. Elektronik-Arbeitsblatt Nr. 94. In: Teil 1. Elektronik, München 25 (1976) 1, S. 77–78. Teil 2. Elektronik, München 25 (1976) 2, S. 93–94.

[10] *E. A. Frommhold*, FET-Analogsignalschalter. Band 181 der Amateurreihe «electronica», Berlin 1980.

[11] *H. Jungnickel*, Moderne Stromversorgungstechnik 2 (Fortsetzungsreihe). In: radio fernsehen elektronik, Berlin 29 (1980), 2, S. 98.

[12] *R. C. Dobkin*, Referenzspannungsquellen für Analog/ Digital-Umsetzer. In: Elektronik, München 27 (1978) 12, S. 119–121.

[13] Silizium-Dioden. VEB Werk für Fernsehelektronik, Berlin 1972.
[14] Linearni integrovane obvody. Operaĉni zesilovaĉe MAA 741, MAA 748. TESLA Rožnov 1977.
[15] *C. Kühnel*, Komparatorfehler in AD-Umsetzern. In: radio fernsehen elektronik, Berlin 33 (1984) 4, S. 262–263.
[16] *K. Schreiter*, Einfacher Digital-Analog-Umsetzer. In: radio fernsehen elektronik, Berlin 27 (1978) 1, S. 53–54.
[17] *L. Schauer*, 9-Bit-Digital-Analog-Wandler in Dünnschichthybridtechnik. In: radio fernsehen elektronik, Berlin 28 (1979) 10, S. 623–624.
[18] *A. Bogatz*, Programmierbare Temperatur-Zeit-Steuerung. In: radio fernsehen elektronik, Berlin 31 (1982) 9, S. 595–598.
[19] *A. Bogatz*, DA-Wandlerbaustein. In: radio fernsehen elektronik, Berlin 31 (1982) 5, S. 299–300.
[20] *H. Jungnickel*, Anwendung integrierter Spannungsregler. In: radio fernsehen elektronik, Berlin 27 (1978) 2, S. 85–87.
[21] *W. Bobe*, Ein schneller 8-Bit-Analog-Digital-Umsetzer. In: radio fernsehen elektronik, Berlin 28 (1979) 1, S. 22–23.
[22] *L. Schauer*, 9-Bit-Analog-Digital-Wandler in Dünnschichthybridtechnik. In: radio fernsehen elektronik, Berlin 28 (1979) 10, S. 623–624.
[23] *H. Döring*, Analog-Digital-Wandlung nach dem Kompensationsverfahren. In: radio fernsehen elektronik, Berlin 27 (1978), 6, S. 388–401.
[24] *R.-J. Fischer/W. Pusch*, Mikrorechnergesteuertes Amplituden-Zeit-Sampling. In: radio fernsehen elektronik, Berlin 32 (1983) 7, S. 424–426.
[25] *B. Kahl*, Analog-Digital-Wandler C520D. In: radio fernsehen elektronik, Berlin 31 (1982) 6, S. 377–382.
[26] *S. Güldner*, D345 – D348D – eine neue Generation leistungsarmer BCD-zu-7-Segment-Decoder und die ökonomischen Effekte beim Einsatz anstelle D146/147D. 10. Halbleiterbauelementesymposium Frankfurt (O.) 1983.

[27] *J. Reichel*, Miniatur-Digitalvoltmeter mit dem C520. FUNKAMATEUR Berlin 32 (1983) 5, S. 236–237.

[28] *B. Bürger/D. Knoblich*, CMOS-Siebensegment-Decoderschaltkreis U40511D. Halbleiterinformation 194. In: radio fernsehen elektronik, Berlin 32 (1983) 7, S. 437–438.

[29] *B. Bürger/D. Knoblich*, CMOS-Schaltkreise U4050D, U40098D, U4093D und U40511D. Teil 2. Halbleiterinformation 201. In: radio fernsehen elektronik, Berlin 33 (1984) 3, S. 165–166.

[30] *K. Schlenzig*, Digitales Minimeter mit hohem Eingangswiderstand. In: radio fernsehen elektronik, Berlin 32 (1983) 9, S. 564–566.

[31] *W. Müller*, Ansteuerung des LC-Anzeigebauelementes FAR09A mit C520D. In: radio fernsehen elektronik, Berlin 32 (1983) 5, S. 295–297.

[32] *J. Ermisch*, Anzeigebereichserweiterung beim C520D. In: radio fernsehen elektronik, Berlin 32 (1983) 8, S. 494–496.

[33] *J. Ermisch*, Digitales Schalttafelinstrument. In: radio fernsehen elektronik, Berlin 32 (1983) 10, S. 672–674.

[34] *V. Talkenberger*, Automatische Meßbereichsumschaltung beim C520D. In: radio fernsehen elektronik, Berlin 32 (1983) 5, S. 298–299.

[35] *G. Buchheim/E. Naumann*, Ankopplung des C520D an den Mikrorechner K1510. In: radio fernsehen elektronik, Berlin 32 (1983) 2, S. 113–116.

[36] *H. Beikirch/W. Tramer*, Analogwerterfassung mit K1510. In: radio fernsehen elektronik, Berlin 32 (1983) 12, S. 752–755.

[37] *K.-H. Gesellensetter*, Analoge Meßwerterfassung mit dem ADU C520D in Verbindung mit dem Mikrorechner K1520. In: applikative information, Berlin 3 (1982) 1, S. 36–45.

ISBN 3-327-00097-2